本帖最后由 onemoren 于 2022-5-10 20:26 编辑
大家单片机玩得很溜了，平时也很少去关注VDD波形，整机测试无异常就完事了。也确实，芯片技术发展多年，芯片厂家对芯片可靠性也做足了功夫，VDD上的波动一般不影响单片机工作。但是，作为一个细心、负责的电子工程师，日常开发工作中，还是应该多了解一下自己设计的单片机系统，其VDD波形究竟如何。如果有异常的波动，应该找出原因并评估风险，有些比较严重的掉电或波动，应该通过改进电路来保证整机可靠性。
下面举三个VDD波动的例子。如下三图所示（图2、图3中的下凹为us级）大家可以试试判断VDD上发生了什么事情，VDD波形传递了什么“密码”。
![]()
图1中，VDD电平被拉低，通常是VDD供电域中，某个（或某些）模块或电路开启运行且功耗很大，即整个VDD域的整体需求电流增加，而VDD前端的LDO或电源输出能力有限（内阻较大），最终看到VDD电平下降（大家可用电阻分压模型来理解下）。
图2中，VDD电平被拉低几十~几百us然后恢复原电平值。通常是VDD供电域中，某个（或某些）模块或电路接入或开启，而这个模块或电路上有大电容，在接入或开启的瞬间，大电容相当于短路到地，电流很大，VDD电平被拉下；但这个模块或电路工作时的功耗并不高，VDD前端的LDO或电源输出能够应付，所以VDD电平随后恢复到原值。
图3中，VDD电平被拉低几十~几百us然后恢复不到原电平值。通常是VDD供电域中，某个（或某些）模块或电路接入或开启，而这个模块或电路上有大电容，在接入或开启的瞬间，大电容相当于短路到地，电流很大，VDD电平被拉下；某个（或某些）模块或电路工作时的功耗很高，即整个VDD域的整体需求电流增加，而VDD前端的LDO或电源输出能力有限（内阻较大），最终看到VDD电平比之前有所下降。
以上只是举例说明VDD波形上的变化其实提供了很多关键信息，这些信息可让大家更了解自己的电路，指导我们如何改进电路，如何提高可靠性。
下次大家抓取到VDD上的波形，不妨多分析多思考VDD的“密码”。
|
楼主
标题置顶
标题高亮
