一、FPGA发展里程
1.小规模集成逻辑（SSI）
单一逻辑功能，固定管脚分配
早期工程师会使用多个SSI器件搭建逻辑（与非门）电路板。
2.1978年 可编程逻辑阵列（PAL）有时也被叫做PLD
可编程与门和固定（不可编程）的或门排成晶体阵列。
相比SSI器件具有更好的灵活性和集成度。
有些PAL是OTP（一次编程），另外可支持反复编程，有两种可支持反复编程的PAL：暴露在紫外线实现擦除；基于闪存工艺。
3.复杂可编程逻辑器件（CPLD）
CPLD把多个简单的PLD和I/O口进行互联，一般CPLD提供5000个逻辑门以上。一个CPLD可替代多个PLD器件。
多个PLD集成使用可编程走线，会产生一定延迟。
4.现场可编程门阵列（FPGA）
4-1.PLD另一个发展分支，基于门阵列架构
4-2.相比PLD和CPLD，FPGA的逻辑块更为精简
4-3.具有更多的布线资源用于逻辑单元之间，逻辑单元和I/O互联
4-4.FPGA在生产后再配置（在出厂后需要重新编程，因此支持现场升级）
4-5.FPGA是颗粒度器件，由很多小的逻辑块组成阵列。基本的逻辑块包括查找表和触发器
二、简化的FPGA架构
LUT:查找表，可理解为N倍输入，单倍输出的存储器
FF:触发器，与查找表Output端互联
根据配置信息，逻辑块可以通过选择器直接选择查找表输出还是寄存器输出
三、典型的FPGA特性
1.逻辑块
组成逻辑：查找表（LUT）
时序逻辑：触发器
算术单元：以实现数字信号处理。eg：FIR 滤波器
2.SRAM和闪存存储单元
3.提供锁相环（PLL）和延时锁相环（DLL），用于时钟频率和相位的生产
4.提供高速输入输出Pin脚和高速收发器
5.内嵌模块：微处理器和外设（有些FPGA为集成）；ADC & DAC
典型FPGA互连技术，主要基于SRAM和闪存。
SRAM FPGA:
基于静态存储工艺
易失性，每次上电都需要配置才能工作（可反复编程且易失）
需要外挂一个存储配置信息的非易失闪存（需要外挂启动闪存）
闪存FPGA
在标准MOS工艺基础上使用浮栅工艺
可反复编程且非易失性，因此每次上电不需要配置
不需要外挂启动闪存
比SRAM工艺具有低功耗特性
PS：另外还有一种基于反熔丝结构的 FPGA，这种结构的 FPGA 只能编程一次，编程后和 ASIC 一样成为了固定逻辑器件。这样的FPGA失去了灵活性但大大提高了稳定性。这类 FPGA 因为上电后不需要从外部加载配置，所以上电后可以很快进入工作状态，即“瞬间上电”技术，这个特性可以满足一些对上电时间要求苛刻的系统。由于是固定逻辑，这种器件的功耗和体积也要低于 SRAM 结构的 FPGA。
四、FPGA特性
受欢迎的原因：
相比CPLD具有更高的密度和更强的灵活性。eg：内嵌存储器，锁相环，微处理器等
可编程特性降低产品在整个设计周期的风险
CPU为通用型器件，FPGA架构相对CPU架构偏重计算效率，依托FPGA并行计算处理视觉算法可大幅提升计算速率，降低时延。CPU通过专用译码器接收任务指令，接收过程分为两步：指令获取（CPU从专门存放指令的存储器中提取执行指令）以及指令翻译（根据特定规则将指令翻译为数据并传输至计算单元）。其中计算单元为晶体管（CPU基本元件），“开”、“关”分别对应“1”、“0”机器码数字。
GPU为图形处理器，针对各类计算机图形绘制行为进行运算（如顶点设置、光影操作、像素操作等），标准GPU包括2D引擎、3D引擎、视频处理引擎、显存管理单元等。其中，3D引擎包含T&L单元、PiexlShader等。
ASIC需从标准单元进行设计，功能需求及性能需求发生变化时，ASIC芯片设计需经历重新投片，设计流程时间成本、经济成本较高。
通用处理器可以提供强大的灵活性，以增加新特性或修复漏洞，但其架构并不适用一些特定场合。eg：乘法运算需要耗费多个时钟周期。
通用处理器相比FPGA： 专用集成电路相比FPGA：
拥有更强大的浮点运算能力 全定制特性
单片成本比FPGA低 逻辑集成度比FPGA高
功耗比FPGA低 量大时单片成本低
FPGA相比通用处理器&专用集成电路:
1.比通用处理器具有更小的延迟，不需要操作系统处理任务，以减少响应和激励之间的延迟
2.灵活的引脚分配，以简化PCB布板的空间，而通用处理器的引脚是固定的
3.强大的并行处理能力，通用处理器是按序执行指令的，并行处理时，FPGA相应速度更快
4.可反复编程，以支持现场升级，通过修改应用代码即可现场升级
5.相比专用集成电路，FPGA可提供更快的上市时间
6.FPGA前期不需要大量的一次性工程费用
7.FPGA设计周期相比专用集成电路更简单，无须时钟数规划以及复杂的布线规划
8.FPGA可复杂编程降低设计周期风险
Microchip闪存FPGA特性
低功耗 可靠性 安全性 瞬时上电
FPGA功耗对比：SRAM FPGA和闪存FPGA
除了正常的静态功耗和动态功耗，SRAM FPGA还有额外的功耗开销。SRAM FPGA的浪涌电流来自基本配置单元的逻辑竞争，根因在SRAM FPGA配置初始状态是未知的。同时配置过程中会出现比较大的配置电流，使得周边的供电电源不得不使用更高的规格。
Flash FPGA的浪涌电流很小，没有配置电流，外部供电方案类似专用集成电路。相比SRAM FPGA，Flash FPGA具有低功耗特性。
闪存FPGA具有低功耗的一个特性因素是基本配置单元，Microchip的Flash FPGA使用基本的推挽结构，一个N沟道和一个P沟道，浮栅MOS管相叠加而成，一个mos管打开，另一个mos关闭来控制切换晶体管通断，切换晶体管用于控制逻辑单元以及布线布局。N沟道和P沟道的浮栅用于存放电子，编程时电子被注入浮栅，以控制切换晶体管通断，编程结束电子仍存在于浮栅，因此具有非易失性。
Microchip Flash FPGA可靠性：
辐射效应：
辐射失效来自于地面和空间，粒子为中子和α粒子，中子来自外太空存在于地球的空气中，α粒子来自封装材料的元素辐射性。
辐射失效导致功能失效取决于受影响的功能模块，对于SRAM FPGA，SRAM配置单元失效会导致逻辑功能异常，当走线单元出现问题，会导致关键数据通信异常，出现布线错误或断路，影响无法消除只能通过重启系统解决。
Flash FPGA对配置失效免疫，对中子和α粒子完全免疫，中子冲击带来的能量无法影响栅极中存储的电子，进而无法影响通断，同样α粒子冲击也无法改变。逻辑功能在受到中子和α粒子冲击时不会改变，布线也不会改变，Flash FPGA对辐射免疫，特别是应用在宇航太空中。
Microchip Flash FPGA安全特性：
涵盖硬件安全，设计安全和数据安全
硬件安全，Microchip低密度和中密度FPGA都具有一个来自Microchip带有生产日期的校验码（包括器件速度等级、温度等级等信息）
设计安全意味着烧录的器件配置信息不会被拷贝，克隆和反向工程，设计安全性来自于授信的硬件。Microchip FPGA提供很多设计安全保护机制。比如安全加密抗DPA攻击的码流。DPA是一种**FPGA码流密钥的差分功耗分析手段。此外，Microchip低/中密度FPGA在重要电路周围增加了主动网格，防范侦测行为。
数据安全在应用中保障数据安全，Microchip FPGA内嵌加密加速处理器保证加密，不会被**
Microchip 闪存FPGA产品（第三代、第四代和第五代）
第三代Flash FPGA
根据性能和功耗需求，多个系列可选择
ProASIC 3：性能最高，逻辑密度330--35K LES（异或逻辑单元），适应低功耗高性能应用，提供汽车和军用温度等级
IGLOO：功耗最低家族，330--35K LES，拥有超低功耗模式，该模式保留SRAM和寄存器数据的同时，可快速进入和退出超低功耗模式
IGLOO PLUS：330--1.5K LES，面向IO密集型功耗敏感型应用，也有超低功耗模式
ProASIC 3L：7K--35K LES，比同等ProASIC 3低40%动态功耗和50%静态功耗
ProASIC 3 nano和IGLOO nano：适用于低功耗和小型封装应用，3x3mm最小小尺寸封装。
第三代Soc FPGA：SmartFusion
1.可提供商业、工业和军事等级
2.Hard 100 MHz 32-bit ArmCortex-M3 CPU
3.Multi-layer AHB communications matrix with up to16 Gbps throughput
4.每种类型的两个外设:SPI、I2 C、UART和32位定时器
5.最大支持512kb Flash和64kb SRAM
6.集成模数转换器(adc)和数字模拟转换器(dac)，精度为1%
第四代：SmartFusion 2和IGLOO 2系列
SmartFusion 2：
嵌入式Arm Cortex-M3微控制器子系统(MSS)
PCIe Gen2端点从10K逻辑元件开始
嵌入式DDR3内存控制器
User物理不可克隆功能（PUF）
1 mW in Flash*Freeze mode
IGLOO 2：
高性能内存子系统、PCIe Gen2端点从10K逻辑元件开始、嵌入式DDR3内存控制器、Zero FIT FPGA configuration cells、User物理不可克隆功能（PUF）
第五代FPGA系列
PolarFire FPGA & SOC
PolarFire系列通过提供比等效SRAM FPGA低50%的功耗，扩展了Microchip的非易失性FPGA的领先地位。这些设备非常适合在有线接入网络和蜂窝基础设施、国防和商用航空市场，以及工业自动化和物联网市场中广泛应用。该设备提供了前所未有的能力，同时保持了传统上与非易失性FPGA相关的所有优势，如最低的静态功率，最佳的安全性和FPGA配置单元单事件干扰(SEU)免疫力。PolarFire系列经过成本优化，为设计人员提供了具有SERDES和DSP资源的中端fpga组合，用于受低功耗和小尺寸限制的一系列高速和计算密集型应用。作为真正的宽范围FPGA供应商，Microchip提供从1K到500K逻辑元件(LEs)的FPGA产品系列。该设备提供了前所未有的能力，同时保持了传统上与非挥发性fpga相关的所有优势，如最低的静态功率、安全性和单事件干扰(SEU)免疫力。
可靠性的特点
•SEU免疫FPGA配置单元
•lsram上内置SECDED和内存交错
•安全关键设计的系统控制器暂停模式
安全特性
•集成物理不可克隆函数(PUF)
•内置篡改探测器和对策
•Integrated Athena TeraFire EXP5200B Crypto Co-processor
•真正的随机数生成器
•CRI DPA对策和通过许可证
智能嵌入式视觉
•小形状因素
•MIPI传感器接口
•软核成像和视频IP
•机器学习推理IP
•CoaXPress®
PolarFire SOC 28nm工艺
收发模块和FPGA结构与PolarFire相同
在FPGA的架构上增加了一个硬核微控制器子系统，包含一个支持Linux系统和实时应用程序的64位多核处理器群。灵活的2MB Memory，128KB Bootflash。错误检测和校正
应用领域:
1.替代传统的CPLD
2.人机界面和显示接口，例如工业自动化设备的显示和带图像的高级驾驶辅助系统。
3.多轴电机驱动，PWM产生的磁场定向控制环路的延迟是1us，此方案已在转速超过10w转/s的无传感器FOC电机上进行实际测量。
4.桥接和谐处理。
5.360°环视 4k图像处理。
6.工业能源转换，保证功能安全的SEU免疫的互联结构，GPIO支持千兆位以太网，最高支持1.6Gpbs，无须使用高速收发器，即可实现千兆位以太网接口。
Development Kits：
Part No: MPF300TS-1FCG1152EES（PolarFire Evaluation Kit）
This kit is ideal for high-speed transceiver evaluation, 10 Gb Ethernet, IEEE 1588,
JESD2048, SyncE, CPRI and more.
• 4 GB 32-bit DDR4, 2GB 16-bit DDR3, and 1Gb SPI Flash Memory
• 2x RJ45 ports with PHY for Ethernet 1588 applications
• Support for SFP+ interface and IOG loopback
• High-speed SerDes interface
• 4x FMC connector (HPC)
• In-silicon temperature monitoring
• On-board 50 MHz system clock
楼主
标题置顶
标题高亮
;){kind=link}