请问为什么LDO都是用PMOS而不用NMOS吗

[复制链接]
2188|19
手机看帖
扫描二维码
随时随地手机跟帖
王栋春| | 2022-5-29 22:31 | 显示全部楼层
个人认为要结合下面的NMOS管一起分析。                     

使用特权

评论回复
R2D2| | 2022-5-29 22:50 | 显示全部楼层
因为你的是正电源LDO。如果换NMOS根本就无法导通。

使用特权

评论回复
gx_huang| | 2022-5-30 08:51 | 显示全部楼层
NMOS,栅极电压比源极高VGSTH(一般在0.5V以上,比如1.2V)以上才可以导通。
同样道理,NPN,基极电压要比发射机高0.7V左右才可以导通。
这个栅极基极的驱动电压比较高,要求VIN比VOUT高很多才可以。
所以,凡是要求饱和压降小的LDO,都是PMOS/PNP结构。

使用特权

评论回复
jjjyufan| | 2022-5-30 08:52 | 显示全部楼层
控制VOUT 当然要PMOS啊
又不是控制GND

使用特权

评论回复
xch| | 2022-5-30 08:58 | 显示全部楼层
本帖最后由 xch 于 2022-5-30 09:03 编辑

小功率时,省电。主要是降低IQ。
大电流输出的LDO,RF 性能有要求的, 就会改用NMOSFET输出。

如TPS7A54 4-A output;
54154629417e5d155e.png

使用特权

评论回复
567| | 2022-5-30 09:06 | 显示全部楼层
因为是LDO,low dropout regulator。
用NMOS的话,Dropout就不做不到Low了。

使用特权

评论回复
评论
GavinZ 2022-5-31 15:37 回复TA
赞!就是这个意思。 
jimsboy| | 2022-5-30 10:12 | 显示全部楼层
N管,G极至少要比输出高出0.5V以上才开始导通.那么意味着最高输入输出压差至少要到0.5V以上.这还叫LDO吗?

使用特权

评论回复
William1994| | 2022-5-30 13:37 | 显示全部楼层
xch 发表于 2022-5-30 08:58
小功率时,省电。主要是降低IQ。
大电流输出的LDO,RF 性能有要求的, 就会改用NMOSFET输出。

虽然里面的charge pump功率不大,但是PMOS是不需要的。NMOS比PMOS的好处确实是N衬底好散热。但是PMOS少了图中的这个charge pump,复杂度会降低不少。

使用特权

评论回复
评论
xch 2022-5-30 18:44 回复TA
成本高于同样功率的N-MOSFET 方案。 
xch 2022-5-30 18:38 回复TA
IC 设计不这么思考“复杂”问题。 DIE 的尺寸更重要,牵涉到成本。 P-MOSFET 大功率应用时性能很差,成本高于同样面积的N-MOSFET。 
美杜莎|  楼主 | 2022-5-30 13:48 | 显示全部楼层
xch 发表于 2022-5-30 08:58
小功率时,省电。主要是降低IQ。
大电流输出的LDO,RF 性能有要求的, 就会改用NMOSFET输出。

不好意思啊,请问为什么NMOS的LDO可以降低IQ啊?

使用特权

评论回复
评论
xch 2022-5-30 16:11 回复TA
你理解反了。 
美杜莎|  楼主 | 2022-5-30 13:50 | 显示全部楼层
王栋春 发表于 2022-5-29 22:31
个人认为要结合下面的NMOS管一起分析。

这个怎么分析啊?

使用特权

评论回复
美杜莎|  楼主 | 2022-5-30 13:51 | 显示全部楼层
William1994 发表于 2022-5-30 13:37
虽然里面的charge pump功率不大,但是PMOS是不需要的。NMOS比PMOS的好处确实是N衬底好散热。但是PMOS少了 ...

主要是因为这个charge pump的原因吗?
那NMOS ldo的优势是什么啊?

使用特权

评论回复
jazzyfox| | 2022-5-30 18:12 | 显示全部楼层
pmos驱动比较方便,nmos驱动需要举升电压

使用特权

评论回复
coody| | 2022-5-30 22:05 | 显示全部楼层
因为NMOS的G电压要比S高,而LDO是低压差,提供不了那么高的电压,所以不方便。如果有5V的压差,则没有问题,但是这又不是LDO了。
而开关型DCDC,由于有自举,而同等规格下NMOS又比PMOS内阻低,所以用NMOS的就多了。

使用特权

评论回复
radarbro| | 2022-5-31 20:05 | 显示全部楼层
本帖最后由 radarbro 于 2022-5-31 20:07 编辑

cm.jpg
看情况,这本ldo设计的书上解释的明白。假如你的pass mos管上的gate上的波纹也就是图中voe做不干净(波浪线),那么用最右边的结构pmos让两个波纹差不多的话,输出干扰可以抵消得到平直的VO。就和差分抑制干扰一样。你要用跟随器那么你的gate上接收的电压信号要求比较干净的voe输出vo才能比较干净,电路比较复杂要增加psrr提升的架构,使得voe波纹干净,就和第二图一样,不然会成为第一图 vo也不干净。



使用特权

评论回复
美杜莎|  楼主 | 2022-6-1 12:40 | 显示全部楼层
radarbro 发表于 2022-5-31 20:05
看情况,这本ldo设计的书上解释的明白。假如你的pass mos管上的gate上的波纹也就是图中voe做不干净(波浪 ...

请问大神,这个是什么书啊,帮忙给个书名啊

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:猜猜谁是俺的马夹?

189

主题

2156

帖子

9

粉丝