Verilog HDL 在Quartus13综合后,AS模式固化后执行异常

[复制链接]
118|2
手机看帖
扫描二维码
随时随地手机跟帖
jsh560|  楼主 | 2022-6-16 22:23 | 显示全部楼层 |阅读模式
用Altera FPGA与STM32 SPI通信,制做了一个DDS,所有目标功能都实现,在JTAG模式下,用示波器抓取通信波形正常,Singtap抓取FPGA数据状态都是与理论一致,输出波形等都没问题。但是在AS模式固化后,上电FPGA执行一会儿后,FPGA输出状态就不对了,与FPGA通信也不正常了,请问有没有老师遇到过类似情况?能否指点下方向?谢谢

使用特权

评论回复

相关帖子

dpf_eei| | 2022-6-18 10:40 | 显示全部楼层
把signaltap一起编译到固化程序里去,AS 加载程序后仍然可以用JTAG 跟踪波形,我感觉还是程序的稳定性哪里还有问题,与AS 固化没有关系。

使用特权

评论回复
jsh560|  楼主 | 2022-6-19 23:20 | 显示全部楼层
你好,我是自学的,"把signaltap一起编译到固化程序里去,AS 加载程序后仍然可以用JTAG 跟踪波形”这个方法,网上或哪本书上有操作方法勒?我自己搜索,学习下。谢谢。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则