发新帖我要提问
返回列表
打印
[verilog]

求助：Verilog设计一个2位4输入最大数值检测电路

[复制链接]
2421|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
小张001|  楼主 | 2022-6-19 11:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
设计, 检测电路, verilog, 代码, testbench, TEST
求助：Verilog设计一个2位4输入最大数值检测电路
RTL代码，testbench仿真测试代码，大概思路是什么
求助各位大神们!!!

使用特权

评论回复 赏

相关下载

相关帖子
沙发
mcu5i51| | 2022-6-20 07:45 | 只看该作者
同步方式，1个中间变量，每个时钟对比一个输入，大的保存在变量中，4个周期后输出，并清零，保持根据情况要不要；
非同步：
级联方式：两个对比输出大的到下一级，直到完成；延时会大些；
直接输出： 如果1>2>3>4 输出1，对比所有输入就好，如果支持循环可以在这里简化书写；资源多些

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小张001

1

主题

1

帖子

0

粉丝