发新帖我要提问
返回列表
打印

关于fpga UART批量接收数据的问题

[复制链接]
2288|10
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
loveajia|  楼主 | 2012-4-5 19:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, UART, ps, TE, verilo
我用的是Xilinx的Virtex5 ML505开发板，因为xps还不大会用，所以先写了一个verilog代码来实现uart。我参考了云创工作室的那本关于FPGA的书，时钟是用33M分频得到波特率9600的16倍，要计数214.8次，根据书上写的是计数前214次为0，第215次为1这样不会有任何问题。
但是在实际的过程中，PC机上在串口专家发送框中打50个数，点击一次发送，但是结果板子没有接收到50个，而一个一个键入直到50个是可以的。我问别人，别人说的是波特率这样产生不对，久了累计误差会导致错误。
问题是：想实现这种批量传数怎么办？要怎么实现？
看了一些资料波特率都是这样产生的，就是没有碰到跟我一样的问题。求解答。万分感激。。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
loveajia|  楼主 | 2012-4-6 17:55 | 只看该作者
1# loveajia 没人回答，不过幸好自己解决了。。不是时钟的问题，是我自己在检测接收的没有使用停止位到起始位的下降沿，而是直接采样电平。总之一定要采下降沿才好。
附上昨晚查找的资料，受了它提示

verilog编写uart验证有效版.rar

115.7 KB

使用特权

评论回复 赏
板凳
czdo| | 2012-4-6 20:47 | 只看该作者
:)楼主不错，支持一下

使用特权

评论回复 赏
地板
lirfv| | 2012-4-25 11:14 | 只看该作者
楼主高人，
自己问题解决了，
还传授后人经验

使用特权

评论回复 赏
5楼
jarye| | 2012-5-9 17:49 | 只看该作者
楼主威武！！

使用特权

评论回复 赏
6楼
ooljo| | 2012-5-10 15:24 | 只看该作者
资料很不错 赞一个

使用特权

评论回复 赏
7楼
ertu| | 2012-5-10 15:46 | 只看该作者
像楼主学习啦

使用特权

评论回复 赏
8楼
baby530| | 2012-5-10 16:23 | 只看该作者
:handshake

使用特权

评论回复 赏
9楼
haoyulong| | 2012-7-19 20:39 | 只看该作者
多谢楼主的资料！

使用特权

评论回复 赏
10楼
GoldSunMonkey| | 2012-7-19 20:56 | 只看该作者
;P不错

使用特权

评论回复 赏
11楼
碧溪| | 2012-11-29 21:34 | 只看该作者
厉害

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

loveajia

2

主题

37

帖子

1

粉丝