1 产品概述 GM8775C 型DSI 转双通道 LVDS 发送器产品主要实现将MIPI DSI 转单/双通道 LVDS 功能,MIPI 支持 1/2/3/4 通道可选,最大支持 4Gbps 速率。LVDS 时钟频率最高154MHz,最大支持视频格式为 FULL HD(1920 x 1200)。 该芯片主要应用于手持设备、双屏显示,大屏幕显示等应用需求。
2 产品特征
a) I/0 电源电压:1.8V /3.3V; b) core 电源电压:1.8V; c) 支持 MIPI® D-PHY 1.00.00 和 MIPI® DSI 1.02.00。 d) MIPI 支持 1/2/3/4 通道可选的传输方式,最高速率1Gbps/通道。 e) MIPI 接收 18bpp RGB666 、24bpp RGB888 、16bpp RGB565 的打包格式。 f) MIPI 支持 LPDT 传输(Low-Power Data Transmission)和反向 LPDT 传输。 g) LVDS 的时钟范围为 25MHz 到 154MHz。 h) LVDS 输出支持单/双通道模式。选择双通道模式时,可配置输出为 18/24bit,JEIDA/VESA 模式;选择单通道时,每通道可同时输出,且可单独配置输出模式 (18/24bit,JEIDA/VESA 模式)。 i) LVDS 的输出数据通道可灵活调整顺序以方便PCB 布线。 j) 可选择采用 MIPI 时钟或外部参考时钟做 LVDS 输出的参考频率,且支持自动 校准功能。 k) 支持 MIPI commandmode 配置和外部 I2C配置两种芯片配置方式; l) GPO可以输出PWM信号,控制屏幕背光。 m) 封 装 : QFN48-pins with e-pad. n) 工作温度:-40℃~85℃; o) ESD 能力:≥2KV。
3 产品功能框图
图 1 功能结构图 功能框图按图 1 规定。本器件主要由 DSI 接收通道、数据缓冲、锁相环、LVDS 信号打包、LVDS TX 等模块组成,实现将1/2/3/4 通道的 DSI 图像信号转换成单/双通道 LVDS 信号输出的功能。
4 封装及引脚功能说明
本器件采用 48 引线的方形扁平无引脚(QFN48)封装。外形如下所示:
单位为毫米 图 2 外壳外形
引出端排列如下所示:
芯片的引脚功能详细说明: 表 1 引脚功能说明
引脚号 | 引脚名称 | IO 方向 | 功能说明 | | 14/15 | DA0P/ DA0N | In | MIPI DSI 数据 0 通道差分输入正/负端 | 16/17 | DA1P/ DA1N | In | MIPI DSI 数据 1 通道差分输入正/负端 | 20/21 | DA2P/ DA2N | In | MIPI DSI 数据 2 通道差分输入正/负端 | 22/23 | DA3P/ DA3N | In | MIPI DSI 数据 3 通道差分输入正/负端 | 18/19 | DACP/ DACN | In | MIPI DSI 时钟差分输入正/负端 | | 34/33 | A_Y0P/A_Y0N | Out | A 通道 LVDS 数据 0 路差分输出正/负端 | 32/31 | A_Y1P/A_Y1N | Out | A 通道 LVDS 数据 1 路差分输出正/负端 | 30/29 | A_Y2P/A_Y2N | Out | A 通道 LVDS 数据 2 路差分输出正/负端 | 26/25 | A_Y3P/A_Y3N | Out | A 通道 LVDS 数据 3 路差分输出正/负端 | 28/27 | A_CLKP/A_CLKN | Out | A 通道 LVDS 时钟差分输出正/负端 | 48/47 | B_Y0P/B_Y0N | Out | B 通道 LVDS 数据 0 路差分输出正/负端 | 46/45 | B_Y1P/B_Y1N | Out | B 通道 LVDS 数据 1 路差分输出正/负端 | 44/43 | B_Y2P/B_Y2N | Out | B 通道 LVDS 数据 2 路差分输出正/负端 |
40/39 | B_Y3P/B_Y3N | Out | B 通道 LVDS 数据 3 路差分输出正/负端 | 42/41 | B_CLKP/B_CLKN | Out | B 通道 LVDS 时钟差分输出正/负端 | | 1 | SCL | InOut | I2C Master/Slave 的 SCL 管脚 | 2 | SDA | InOut | I2C Master/Slave 的 SDA 管脚 |
8 |
I2C_TYPE |
In | 高:SCL/SDA 为 Master,上电复位后自动读取外部 EEPROM的内容,EEPROM 地址为 0xA0; 低:SCL/SDA 为 Slave |
7 |
I2C_ADDR |
In | 1)当 I2C_TYPE 为低时,该芯片的 I2C 地址为: (1) I2C_ADDR 为高, 芯片 I2C 地址为 0x5A; (2) I2C_ADDR=Low, 芯片 I2C 地址为 0x58; 2)当 I2C_TYPE 为高时,外部 EEPROM 的地址为 0xA0。 | 6 | IRQ | Out | 通过寄存器配置输出信号 | 3 | GPO_0 | Out | 通过寄存器配置输出信号 | 4 | GPO_1 | Out | 通过寄存器配置输出信号 | 9 | RESERVE | In | 保留管脚,接地。 |
12 |
EN |
In | 芯片使能控制输入端: 1)为高时,芯片正常工作; 2) 为低时,芯片进入关断状态。 |
24 |
REFCLK | In | 外部参考时钟输入管脚。当不用该管脚的参考时钟时, 该管脚接 GND。 | | 35/38 | VDD_LVDS | Power | 1.8V LVDS 电源,电源纹波≤±100mV | 36 | VDD_PLL | Power | 1.8V PLL 电源,电源纹波≤±100mV | 10 | VDDIO | Power | 1.8V/3.3V I/O 电源,与 VDD_RX 电压相同,电源波动≤10% |
13 |
VDD_RX |
Power | 1.8V/3.3VMIPI 电源,与 VDDIO 电压相同,电源纹波≤± 10% |
11 |
Vcore |
Power | 芯片内部 1.2V 电源,该管脚必须接到地电容。电容至少 为一个 0.1uF 和一个 1uF 并联。 | 37 | VSS_PLL | GND | PLL 地。 | 5 | GND | GND | VDDIO 地。 | DAP | GND | GND | 芯片地 |
|