本帖最后由 W陈老师 于 2022-8-4 15:22 编辑
mdyFmcAd9144 产品介绍
一、mdyFmcAd9144 模块是基于 AD9144 芯片的自主研发的评估板，用于四通道、16位、2.8 GSPS、TxDAC+数模转换器。该转换器提供最高 2.8 GSPS 采样速率，可以产生高达奈奎斯特频率的多载波。 DAC 输出经过优化，可以与 ADI 公司的 ADRF672x模拟正交调制器(AQM)无缝接口。四线式串行端口接口可对许多内部参数进行编程和回读。 满量程输出电流可以在 14 mA 至 26 mA 范围内进行编程。
二、应用场景
1、 相控阵雷达下行同步采集技术应用
多通道数据的同步采集是数字相控阵雷达下行数据接收和处理要解决的关键问题。提出了支持 JESD204B 协议的模数转换器和支持 JESD204B 协议的 FPGA 软核相结合的设计方案。利用 JESD204B 协议的确定性延迟特性,只要保证通道间下行数据的相互延迟不超过一个多帧时钟周期,通过关键控制信号的设计和处理,通道可以实现数据的同步,有效控制板内多片 ADC 之间进行同步采样,从而解决数字相控阵雷达下行数据因采集带来的相位一致性问题。
2、 雷达视频信号同步传输设计与实现
以宽带测向接收机中多波束比幅测向为背景,设计了基于 JESD204B 协议的高速背板视频信号同步传输方案。时钟、 JESD204B 协议参数的设计合理,实现了 2 块通
道视频幅度采集板与 1 块数据处理板之间线速率为 6.25Gbps 的高速同步传输,解决了多波束比幅测向前多通道视频信号传输同步问题
3、 JESD204B 协议中自同步加解扰电路设计与实现
作为 JEDEC 最新修订的 AD/DA 串行传输协议,JESD204B 采用自同步扰码对数据链路层原始信号进行随机化转换,有效地避免了杂散频谱产生,减少了物理层误码概率.基于经典状态机结构对 JESD204B 协议中自同步加扰及解扰电路进行设计实现,根据协议中自同步扰码的原理细节,提出了一种加扰与解扰状态电路的设计方案,最终对该方案进行实现、仿真与综合.仿真与综合结果表明该方案充分兼容协议控制信号,功能完全符合协议要求,增强了加解扰电路的稳定性与容错性,同时提高了电路的处理效率,可应用于 JESD204B 高速串行接口电路设计中。
mdyFmcAd9144产品说明书(1).pdf
(1.87 MB)
想了解关于更多的板子问题可以（加W：MDYfpga003 ）陈老师
|
楼主
标题置顶
标题高亮
