[FPGA]

$test$plusargs的用法

[复制链接]
1806|1
手机看帖
扫描二维码
随时随地手机跟帖
比神乐|  楼主 | 2022-10-6 15:59 | 显示全部楼层 |阅读模式
ar, TEST, TE, ST, GS
我买了夏宇闻老师的《Verilog 数字系统设计教程》(第四版)
其中第114页有一个例子,我想做这个实验,可是不成功
代码为:
`timescale 10ns/1ns
module LAMP_vlg_tst();
// constants                                          
// general purpose registers
reg eachvec;
// test vector input registers
reg clk;
reg rst_n;
// wires                                               
wire led;

// assign statements (if any)                          
LAMP i1 (
// port map - connection between master ports and signals/registers   
        .clk(clk),
        .led(led),
        .rst_n(rst_n)
);
                                             
<font color="#ff0000">reg a,b,c;
initial begin
a=1'b1;b=1'b0;c=1'b1;
if($test$plusargs("DISPLAY_VAR"))
        $display("Dispaly=%b",{a,b,c});
else
        $display("No Dispaly");
end</font>



endmodule

主要看红色部分。
书上说仅当在运行时设置了标志DISPLAY_VAR时才显示变量。可以指定+DISPLAY_VAR选项在程序运行时设置标志。
我不知道怎么设置,请高手解惑,谢谢!

使用特权

评论回复

相关帖子

比神乐|  楼主 | 2022-10-9 09:52 | 显示全部楼层
设置这个标志是不是要装synopsys vcs软件啊?网上找不到,淘宝上也没有。请问高手,哪里能找到?谢谢!

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

337

主题

3057

帖子

7

粉丝