21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 新手一个关于原理图设计方法的问题，望解答！！ ...
返回列表 发新帖我要提问

新手一个关于原理图设计方法的问题，望解答！！

[复制链接]
1912|6
 楼主| aikimi7 发表于 2012-4-12 17:20 | 显示全部楼层 |阅读模式
原理图
本帖最后由 aikimi7 于 2012-4-12 17:26 编辑

我自己写了一个模块，生成了图标模块，在原理图（见下图）中模块的输出Y_reg，我需要连接到三个地方使用这个输出值，这样可以吗？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
litgb 发表于 2012-4-13 09:54 | 显示全部楼层
看看吧      ，
试一下
回复

收藏 举报

 楼主| aikimi7 发表于 2012-4-13 15:17 | 显示全部楼层
求解答！！！
回复

收藏 举报

梦境缠绕 发表于 2012-4-13 19:27 | 显示全部楼层
应该可以吧~就像一个时钟信号可能在很多地方用到

1# aikimi7
回复

收藏 举报

千里风123 发表于 2012-4-13 20:49 | 显示全部楼层
可以的!只是需要考虑驱动能力!若是内部使用,可以不做考虑,若是外部使用,最好加缓冲处理!
回复

收藏 举报

liqaz 发表于 2012-4-13 21:27 | 显示全部楼层
嗯路过学习了     
楼主要有自信，相信自己
回复

收藏 举报

GoldSunMonkey 发表于 2012-4-13 23:45 | 显示全部楼层
可以。没有问题。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

aikimi7

21

主题

136

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部