[RISC-V MCU 应用开发]

RISC-V芯片架构发展的关键问答

[复制链接]
500|3
手机看帖
扫描二维码
随时随地手机跟帖
probedog|  楼主 | 2022-10-9 15:10 | 显示全部楼层 |阅读模式
RISC-V被认为是继X86架构和ARM架构之后第三个主流架构,也被当作是“中国芯”崛起的历史机遇。10年过去了,RISC-V阵营取得的成绩令人满意吗?Silicon Labs(亦称“芯科科技”)首席技术官Alessandro Piovaccari近期接受行业媒体-与非网的专访时分享了对于RISC-V发展的观点,欢迎往下阅读完整的问答内容。
eShAS-Alessandro%20Piovaccari.jpg
Silicon Labs首席技术官Alessandro Piovaccari

使用特权

评论回复

相关帖子

probedog|  楼主 | 2022-10-9 15:11 | 显示全部楼层
关于RISC-V架构的理解
Alessandro: RISC-V是一种指令集架构(ISA),不关注RISC-V处理器微架构的具体设计。当前,有几种实现方法,商业化的设计,如Si-Five和Andes;完全开源的,如OpenHW组织(OpenHW Group)和LowRISC。Silicon Labs是OpenHW组织的创始成员之一,该组织由RISC-V组织的前执行董事Rick O’Connor创立,目前有近40家成员企业和10家合作伙伴,他们均为半导体行业的领先公司。

RISC-V处理器分为开源和商业化两种,请介绍一下这个内核设计的技术支持的具体流程和内容?
Alessandro: 没错。RISC-V处理器的商业实现以一种与Arm模式有些相似的商业模式提供。Silicon Labs和Arm是长期合作伙伴,我们在自己的所有32位产品中都使用了Arm的M系列内核作为主处理器。就目前来看,他们的处理器质量和软件与工具生态系统都是无与伦比的。即使是通过合作,任何商业RISC-V供应商也需要一段时间才能达到同样的生态系统成熟度。

就RISC-V而言,我们目前的应用主要集中在针对特定应用的硬件系统中的底层内核上,例如硬件控制器、软件定义的无线电助手和机器学习推理管理器,它们通常需要高度定制化,以满足功耗和实时处理方面异常严苛的要求。此过程要求可以访问和完全控制处理器的开源硬件。传统上,我们一直使用自主开发的8051架构实现方法,但是8位处理器没有足够的计算能力来满足现代嵌入式物联网系统的需求。

请问目前RISC-V开源指令集架构有哪些经典案例,分别适用于什么领域或场景?
Alessandro: 在卢卡·贝尼尼教授指导下,瑞士苏黎世联邦理工学院和意大利博洛尼亚大**合设计了RISC-V内核,对于这些内核,我们有比较丰富的经验。这些内核已作为开源技术通过Pulp项目组织对外提供,该组织已将其中一些内核用于微控制器和处理器实现,例如Pulpino。设计团队创建了三种内核,最初它们都由Pulp项目组织负责维护,但是现在已经交给了其他组织。最小的2级流水线32位内核现在由LowRISC以“Ibex”的名称发布并维护,而6级流水线32位内核和64位内核现在则由OpenHW组织以“CORE-V”的名称发布并维护。我们主要关注32位内核,并且是其中的积极贡献者和维护者。

对于复杂电路的应用,采用RISC-V架构来研发可能需要增加指令集,建立一些快捷路径,这对晶圆面积的影响有多大?
Alessandro: 计算能力是有成本的。在当前复杂的SoC中——包括Silicon Labs创建的用于物联网应用的无线微控制器在内——内核会对最终裸片的尺寸造成一定的影响。在计算方面,除了片上存储器,占用裸片面积最多的就是使用矩阵进行复杂数**算所需的电路,其中可能包括快速傅立叶变换(FFT)引擎,用于边缘机器学习的神经网络(NN)内核,或用于定位的内核。根据应用场景的不同,这些技术可以作为处理器内核的扩展来实现,也可以作为单独的协处理器实现。在任何情况下,如果需要这种计算能力,就需要额外的裸片面积。

使用特权

评论回复
cyclefly| | 2022-10-11 21:12 | 显示全部楼层
一直不太了解架构的问题,就是上来直接看代码

使用特权

评论回复
duo点| | 2022-11-3 11:41 | 显示全部楼层
ARM架构强有力竞争对手

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

263

主题

1141

帖子

3

粉丝