发新帖我要提问
返回列表
打印
[技术文档]

FPGA设计的10点小知识-竞争

[复制链接]
640|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hotcool|  楼主 | 2022-10-25 13:07 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, FPGA设计, PGA, pga设计, BSP
竞争

下图的电路有什么问题？        

.


这是竞争条件的一个经典例子：第一个触发器的输出发生变化时的过渡很可能违反第二个触发器的保持时间。如果两个触发器的时钟之间存在偏差，则这种情况可能会恶化；如果触发器B的时钟滞后于A的时钟，那么B的输出实际上可能会复制A的输出，而不是增加所需的额外时钟延迟。下图显示了如何修复该问题：


通过在传输路径上增益一个延迟元件确保触发器B在A的转换结果到达B之前有足够的时间完成它的转换。




使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hotcool

59

主题

76

帖子

0

粉丝