打印
[技术文档]

FPGA设计的10点小知识-可测试性

[复制链接]
519|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hotcool|  楼主 | 2022-10-25 14:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
可测试性

        如果一切顺利,那么你的芯片将进入量产阶段,全世界(或至少股东们)将为此感到高兴。要做到这一点,你的设计必须要经历严格的测试。可测试性是许多设计中被忽视的一个方面。这里有一些建议可以帮助测试工程师在晚上睡得更好。

把大位宽计数器分成多个小位宽计数器        计数器需要大量的测试向量,以确保所有的位都正确切换,并且携带位按其应有的方式生成。为了帮助将测试向量的数量保持在一个合理的数量上,可以将一个计数器划分为多个更小的计数器(例如,每个计数器有四个比特)。然后提供每个阶段最重要的位的可见性。这样,测试序列可以通过观察最有效位的低到高和高到低的转换来验证每个计数器阶段的工作,并合理地得出计数器将作为一个单元工作的结论。

异步反馈路径是犯罪
        即使不考虑它对测试工程师的性格的影响,使用异步反馈的逻辑通常也是不好的,原因有很多。它很难模拟,它很可能依赖于电压、温度和过程,它可能非常容易受到瞬变的影响。同样糟糕的是,它可能不能够在固定频率的测试仪器上进行测试。如果在你的设计中存在未锁定的反馈路径,确保它们能够从测试人员那里被打破和分析。当然最好是不好使用异步反馈路径。




使用特权

评论回复

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

59

主题

76

帖子

0

粉丝