检测到的是低电平信号上电200ms左右的时间内

1万 · 2022-11-1 22:31

69P24，芯片上电初始化，设置端口(我用到的是PB0口)为输入上拉，端口置1。外部无上拉电阻。悬空端口，理论上设置完成后检测到的信号应该为高电平信号。但是实际是在上电200ms左右的时间内检测到的是低电平信号。

1万 · 2022-11-1 22:35

需要设置内部上拉有效时间吧

1万 · 2022-11-1 22:38

嗯，需要多长呢？

2万 · 2022-11-1 22:41

PB0是高压烧写口，open-drain的，没有寄存器设置上拉

1万 · 2022-11-1 22:43

疏忽了，原来端口留做它用的。

1万 · 2022-11-1 22:48

哎，后来有改动就直接拿来用了，忘了这个问题

1万 · 2022-11-1 22:52

还好觉悟的快

只看该作者 · 2022-11-5 10:03

如果设置不了内部上拉，只能用外部上拉电阻。

只看该作者 · 2022-11-5 10:03

正常引脚拉高应该在ns级别才对。

1万 · 2022-12-3 13:53

感觉内部上拉不太够还是需要加外部的上拉电阻

只看该作者 · 2022-12-3 14:21

这个引脚可以配置成内部上拉？我记得这个引脚有特殊的用途的

只看该作者 · 2022-12-3 14:59

xxrs 发表于 2022-11-1 22:41
PB0是高压烧写口，open-drain的，没有寄存器设置上拉

请问高压烧写口是什么意思呢难道烧写程序还有电平的区别？

只看该作者 · 2022-12-3 16:03

drer 发表于 2022-12-3 14:59
请问高压烧写口是什么意思呢难道烧写程序还有电平的区别？

EPROM 或FLASh ROM 在编程时，要辅以较高的编程电压，成为VPP烧写高压

只看该作者 · 2022-12-3 16:27

貌似这额型号的这个端口无法设置为内部上拉

只看该作者 · 2022-12-3 16:40

无论本身能不能设置建议都使用外部上拉至少电阻位置要留出来