请教数据收发的策略问题

发表于 2012-4-15 21:24

FPGA接收3路串行数据，3路串行数据速率各不一样（2M，3M，1M），在FPGA内部暂存后，3路数据通过1路串行通道，以2M/bps速率，每帧252字节长度调度发送出去。请问这种需求能使用芯片内部的fifo实现么？是否要开辟3个fifo，如何保证每次能从fifo中读取252字节串行发送出去？还能保证3种数据接收时不丢失？还有什么其他方案么？急盼赐教！

发表于 2012-4-15 21:34

说明一下，3个串行接收速率最快为2M/bps,另外两个比这个速率还低很多，并且最大情况下是3种速率数据同时接收。

请教数据收发的策略问题

相关帖子

浏览过的版块