本帖最后由 fanny_haiyun 于 2012-4-17 22:31 编辑
大背景：已在Quartus中用原理图的方法设计好了电路图（一个简单的MCU，含有很多基本小模块）
我的任务是对其进行仿真（功能仿真即可）
老板希望我可以不用波形来仿真，觉着这样麻烦；希望我用verilog编写测试文件
我使用的Quartus是9.0版本的，ModelSim是6.0版本的
现在我在网上差了些资料，问了下别人，暂时总结了以下几种仿真方法
（1）用Quartus，建立矢量波形文件进行仿真（这个方法是最常见的，但是老板不太希望我用这种方法）
（2）在Quartus中写verilog仿真文件，自己写个model，在model中写个状态机（这是别人教我的，但是我还不是很理解具体该怎么弄，还有状态机该如何写）
（3）把原理图转换成verilog文件，然后在modelsim中进行仿真（这个是我目前认为最容易实现的，但是总觉得生成的verilog代码特别的长）
（4）在project setting里设置第三方验证软件（modelsim），测试向量自己写（这个具体的步骤是怎样的呢？我在网上看到过一个是要先把时序仿真文件.vwf转换成testbench，这样是不是还是要先用波形文件仿真呢？）
我的问题是：（a）以上这些方法都是可行的吗？还有没有其他可用的方法呢？
(b) 能不能详细跟我分析下这些方法的优势和缺点呢？（这个问题是重点哈！）
（c）针对我的“大背景”，我应该选用哪种方法进行仿真是最好的呢？
因为我是新手，希望各位大牛能跟我详细分析下，先谢谢各位了~ |
楼主
标题置顶
标题高亮
