发新帖我要提问
返回列表
打印
[FPGA]

verilog语言中模块的端口的输入类型

[复制链接]
1410|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
tao180539|  楼主 | 2022-12-27 22:13 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
Wire, module, 输出, 端口, 模块, Verilog语言
本帖最后由 tao180539 于 2022-12-27 22:15 编辑

输入端口可以由wire/reg驱动，但输入端口只能是wire；输出端口可以使wire/reg类型，输出端口只能驱动wire。这句话怎么理解，module输入不能是reg类型吗

verilog.png (15.92 KB )

verilog.png

使用特权

评论回复 赏

相关下载

相关帖子
沙发
gaochy1126| | 2022-12-29 20:15 | 只看该作者
result 也是作为reg类型的。 你可以在块里面对result进行赋值的。      

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

tao180539

321

主题

515

帖子

3

粉丝