发新帖我要提问
返回列表
打印
[Verilog HDL]

四选一多路选择器

[复制链接]
1550|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2022-12-29 21:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
多路选择器, 选择器
复制
module cy4(out,i0,i1,i2,i3,s1,s0);

output out;

input i0,i1,i2,i3;

input s1,s0;



reg out;



always @(s1 or s0 or i0 or i1 or i2 or i3)

begin 

   case({s1,s0})

     2'b00: out = i0;

     2'b01: out = i1;

     2'b10: out = i2;

     2'b11: out = i3;

   default: out = 1'bx;

   endcase

end


使用特权

评论回复 赏

相关帖子
沙发
gaochy1126|  楼主 | 2022-12-29 21:57 | 只看该作者

                                                                                            

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1051

主题

11300

帖子

26

粉丝