21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 请教：verilog实现的UART模块中波特率的时钟分频问题… ...
返回列表 发新帖我要提问

请教：verilog实现的UART模块中波特率的时钟分频问题……

[复制链接]
6113|9
 楼主| yuxiang2008 发表于 2012-4-18 12:43 | 显示全部楼层 |阅读模式
UART, verilog, 时钟分频, ps, FPGA
大家在xilinx的FPGA上做开发的UART或者422怎么实现从系统的时钟，比如20MHZ分频实现，UART模块或者422模块的38400bps、57600bps、115200bps、230400bps这些速率需要的时钟？如果要用外挂时钟实现230400bps，需要外挂一个多大的晶振？谢谢
回复

收藏 举报

相关帖子
liwsx 发表于 2012-4-18 15:57 | 显示全部楼层
这个不是太清楚，帮楼主顶一个
回复

收藏 举报

 楼主| yuxiang2008 发表于 2012-4-18 23:45 | 显示全部楼层
呵呵，谢谢。FPGA要搞好不容易啊……
回复

收藏 举报

快乐出发 发表于 2012-4-19 19:49 | 显示全部楼层
:L
回复

收藏 举报

summerxue 发表于 2012-4-19 21:58 | 显示全部楼层
当然是通过对主时钟进行分频得到了。但20MHz可能有点低，因为若使用230400波特率，设计中还要使用它的16倍频信号，那么分频比只有5.4，分频误差较大，可以考虑40M以上的晶振。
回复

收藏 举报

 楼主| yuxiang2008 发表于 2012-4-20 00:33 | 显示全部楼层
自己刚查了，可以外加一个7.3728MHz或者11.0592MHz的晶振，或者将20MHz通过CLKDLL倍频到40MHZ然后再16*11分频可得到227.273KHz左右的频率，误差在1.356%左右
回复

收藏 举报

lirfv 发表于 2012-4-20 09:20 | 显示全部楼层
路过，
学习了
回复

收藏 举报

碧溪 发表于 2012-11-29 21:54 | 显示全部楼层
学习
回复

收藏 举报

gaochy1126 发表于 2012-11-30 09:00 | 显示全部楼层
使用计数 取反
回复

收藏 举报

hawksabre 发表于 2012-12-27 18:28 | 显示全部楼层
建议使用大的晶振   主要考虑他的频率   之后通过分频实现  呵呵   帮你顶一个
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yuxiang2008

0

主题

127

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部