发新帖我要提问
返回列表
打印

FPGA管脚输出 直接寄存器输出有什么缺点吗

[复制链接]
581|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Anthonybrave|  楼主 | 2023-1-10 18:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我手里有一份代码，里面管脚输出都是用assign转2次输出，直接寄存器输出有什么缺点吗？
output  b;   //输出管脚

assign   b1 <= b0;
assign   b   <= b1;

always@(posedge clk)
begin
        b0 <= x;
end

使用特权

评论回复 赏
沙发
nethopper| | 2023-1-14 19:09 | 只看该作者
“assign” 只能用 “=” 吧？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Anthonybrave

4

主题

11

帖子

0

粉丝