stm32f103——时钟树的分析与配置（转载记录）

只看该作者 · 2023-1-31 11:38

时钟树是用来对单片机系统和各个外设进行时钟配置的，因为不同的外设，其电路不同，对时钟频率的要求也就不同。所以需要我们对时钟源的频率进行改变，变成外设需要的时钟频率。

只看该作者 · 2023-1-31 11:46

只看该作者 · 2023-1-31 11:46

只看该作者 · 2023-1-31 12:01

首先时钟树分为俩部分：

左边部分是时钟的来源，右边部分是时钟的去向：

只看该作者 · 2023-1-31 12:04

各类时钟简括：

1.HSE时钟（高速外部时钟）：来源为外部晶振，通常速度8Mhz。由RCC_CR时钟控制寄存器中的16:HSEON控制。

只看该作者 · 2023-1-31 12:05

2.HSI时钟（高速内部时钟）：来源为芯片内部，大小为8Mhz，当HSE故障时，系统时钟会自动切换到HSI，知道HSE启动成功，相当于HSE的替补。由RCC_CR时钟控制寄存器的位0:HSION控制。

只看该作者 · 2023-1-31 12:08

3.PLLCLK（锁相环时钟）：来源为HSI/2或HSE，经过倍频所得。由CFGR(时钟配置寄存器)中PLLXTPRE、PLLMUL控制。

只看该作者 · 2023-1-31 12:08

4.SYSCLK（系统时钟）：来源为HSI或HSE或PLLCLK，最高速度为72M。由CFGR中的SW控制。

只看该作者 · 2023-1-31 12:08

5.HCLK（AHB高速总线时钟）：来源由系统时钟分频得到，速度最高为72M。由CFGR中的HPRE控制。

只看该作者 · 2023-1-31 12:09

6.PCLK1（APB1低总线时钟）：来源为HCLK分频得到，速度最高为36M ，为APB1总线上的外设提供时钟。由RCC_CFGR时钟配置寄存器的PPRE1位控制。

只看该作者 · 2023-1-31 12:09

7.PCLK2（APB2高总线时钟）：来源为HCLK分频得到，速度最高为72M，为APB2总线上的外设提供时钟。由RCC_CFGR时钟配置寄存器的PPRE2位控制。

只看该作者 · 2023-1-31 12:09

8.RTC时钟：来源为HSE_RTC（HSE分频得到）、LSE、LSI，为芯片内部的RTC外设提供时钟。由RCC备份域控制寄存器RCC_BDCR中RTCSEL控制。

只看该作者 · 2023-1-31 12:09

9.MCO时钟输出：来源为PLLCLK/2、HSE、HSI、SYSCLK，微控制器时钟输出引脚，由PA8复用所得。由CRGR中MCO控制。

只看该作者 · 2023-1-31 12:09

我来看时钟树中几个重要部件：

4个时钟源：

只看该作者 · 2023-1-31 12:10

.内部高速时钟HSI：

单片机内部自带有时钟源，其频率位8Mhz。但是，与外部时钟源不同的是，它是一个RC振荡器，它的精度和稳定性（受温度影响大）要低于外部晶振，所以它适用于在对时钟频率精度要求不高或者产品体积很小的场合使用。

只看该作者 · 2023-1-31 12:10

当HSE故障时，系统时钟会自动切换到HSI。

只看该作者 · 2023-1-31 12:10

2.外部高速时钟HSE：

将外部晶振振荡电路（皮尔斯电路）作为时钟源，通常速度8Mhz ~ 12Mhz。由RCC_CR时钟控制寄存器中的16:HSEON控制。

由于其振荡频率高、精度高、稳定性较好，所以大部分场合使用的都是外部高速时钟。

只看该作者 · 2023-1-31 12:11

3.外部低速时钟LSE：

外部低速时钟LSE，时钟源也是由外部晶振振荡电路提供。和外部高速时钟一样，只不过它的频率比外部高速时钟低很多。

只看该作者 · 2023-1-31 12:13

内部低速时钟LSI：

内部低速时钟，只有40Khz。它是看门狗的时钟源。

只看该作者 · 2023-1-31 12:14

系统时钟和非系统时钟：

系统时钟就是红框处的SYSCLK，由图可知，其最大频率只能是72Mhz，而且它的时钟来源可以是上述4个时钟源中任何一个，至于选择哪一个作为时钟源，就看我们自己的应用，不过我们一般将系统时钟的频率都配置为72Mhz来使用。