[FPGA]

sram仿真模型设计

[复制链接]
740|1
手机看帖
扫描二维码
随时随地手机跟帖
zhulin|  楼主 | 2023-2-3 14:12 | 显示全部楼层 |阅读模式
请教各位高手,通常SRAM写入是按位宽大小整个将数据写入,现要设计一个带bit写控制信号的sram,例如当一个SRAM的数据位宽为8,它的每一个bit都带有一个使能信号,当使能信号高时对应bit写,当使能信号为低时,对应bit不写入,sram保持原来的数据。
请问各位该怎么设计?

使用特权

评论回复
zhulin|  楼主 | 2023-2-3 14:12 | 显示全部楼层
只是设计一个仿真模型

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则