发新帖我要提问
返回列表
打印
[Verilog HDL]

Verilog中毛刺问题

[复制链接]
2447|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2023-2-18 14:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, 电平, 锁存器, 触发器, 触发, verilog
锁存器和触发器分别对应异步逻辑和同步逻辑。我们常说触发器之所以可以减少电路的毛刺错误——注意是减少，不是完全避免——主要是因为只有在时钟沿的时刻，触发器的输入信号才有效，而锁存器却在整个电平有效。一个沿遇到毛刺的机会，自然比持续性的电平小很多！
触发器：
D触发器最简单的理解就是，在时钟满足“某种触发条件时”，输出的值就是输入的值，其他时间保持不变。
“某种触发条件”就是电平触发和边沿触发。
锁存器(Latch)


使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1051

主题

11300

帖子

26

粉丝