发新帖我要提问
返回列表
打印
[Verilog HDL]

关于Verilog中begin···end语句执行顺序

[复制链接]
2422|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2023-2-18 15:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时序逻辑, 时序, 阻塞赋值, 阻塞, 顺序, verilog
Verilog中分阻塞赋值和非阻塞赋值两种，组合逻辑多用阻塞赋值，此时使用begin···end语句，将一条执行完再执行下一句，即顺序执行。
而时序逻辑多是并行执行，多用非阻塞赋值，begin···end语句的作用只是相当于函数的花括号，将一段语句划分成块，但是在块里语句依然是并行执行的，在一个模块完成时会同时执行，所以在非阻塞赋值中begin···end语句并非顺序执行的。

转载于:https://www.cnblogs.com/frankhuang/p/10255274.html

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1051

主题

11300

帖子

26

粉丝