21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 关于Verilog中begin···end语句执行顺序

[Verilog HDL] 关于Verilog中begin···end语句执行顺序

2709|0

楼主| gaochy1126 发表于 2023-2-18 15:45 | 显示全部楼层 |阅读模式

Verilog中分阻塞赋值和非阻塞赋值两种，组合逻辑多用阻塞赋值，此时使用begin···end语句，将一条执行完再执行下一句，即顺序执行。
而时序逻辑多是并行执行，多用非阻塞赋值，begin···end语句的作用只是相当于函数的花括号，将一段语句划分成块，但是在块里语句依然是并行执行的，在一个模块完成时会同时执行，所以在非阻塞赋值中begin···end语句并非顺序执行的。

转载于:https://www.cnblogs.com/frankhuang/p/10255274.html

收藏0 举报

[Verilog HDL] 关于Verilog中begin···end语句执行顺序

相关帖子

浏览过的版块

核心会员奖章

坚毅之洋流

技术领袖奖章

十世金身