关于FPGA调试

发表于 2012-4-21 17:00

我现在的一个设计达到了7，8千行，虽然单个模块仿真都合乎要求，但是感觉在片上进行整个设计调试时进展缓慢。请各位给予方法上的指导，感谢

发表于 2012-4-21 22:36

逻辑分析仪

发表于 2012-4-22 18:16

同感，特别是交互信号~头疼啊!

发表于 2012-4-23 10:27

发表于 2012-4-23 17:52

没啥好的方法吧，
各位谁给讲解下

发表于 2012-4-23 19:25

按功能一点点往上加，边加边调试

发表于 2012-4-23 19:26

7，8千行还不大，一般复杂点的系统都有几万行

发表于 2012-4-23 19:44

我现在的一个设计达到了7，8千行，虽然单个模块仿真都合乎要求，但是感觉在片上进行整个设计调试时进展缓慢。请各位给予方法上的指导，感谢

LZ呼叫GSM吧. 他最了解此时该怎么做了.

发表于 2012-4-23 19:45

另外,个人感觉代码长了,仿真慢时用CHIPSCOPE.

发表于 2012-5-2 15:18

你一起做过仿真了吗？不是单个模块仿真，是整体仿真。
你做的是功能仿真还是时序仿真？
模块分割好了以后，整体应该不会出什么大问题啊？什么叫做进展缓慢？

发表于 2012-5-2 16:34

楼上说的有片面,根据我接触的,实际中要处理的信息多变(来自ADC转换的带干扰的波形),仿真向量无法实现,要实物调试