CAN输出引脚一直为高电平

发表于 2023-3-6 10:22

CAN的TX引脚在CAN时钟打开后一直呈现高电平状态，导致一直总线繁忙，RX收不到连续的11歌隐形电平，初始化失败，IW状态位一直无法清0，是怎么回事呀

发表于 2023-4-8 18:54

你跑一下，官方提供的can的demo试试呢？

发表于 2023-4-8 19:33

电路是你自己设计的么，还是官方的开发板啊？

发表于 2023-4-8 20:19

一般就是初始化有问题就这样

发表于 2023-4-8 22:16

没遇到过，感觉像你初始化的问题

发表于 2023-4-9 04:02

你看看你是否开启了复用时钟呀？

发表于 2023-4-9 05:13

把你的初始化can部分的代码，贴出来看看吧

发表于 2023-4-9 07:14

按理来说，can还算是比较简单的，而且F1的话是有例程的

发表于 2023-4-9 08:35

建议楼主可以先试试官方的例程，看看can初始化的逻辑是什么

发表于 2023-4-9 11:36

有可能是IO配置或者时钟配置有问题，就这样

发表于 2023-4-9 12:19

初始化失败的话，话说你接外部的can芯片了么？

发表于 2023-4-9 13:26

可能是初始化有问题

发表于 2023-4-11 21:59

是自己设计的板子吗？

发表于 2023-6-13 22:43

跑一下官方提供的demo试试

发表于 2023-7-3 22:28