求解ISE运行过程

只看该作者 · 2012-4-23 11:15

本帖最后由 zuphen 于 2012-4-23 11:34 编辑

小弟用FPGA也用了一些时间了，但是ISE运行过程还是不甚理解，特来请教。
假设输入源文件是HDL文件，那么ISE的运行过程主要是以下几个步骤：

1、Synthesize。综合以后生成的就为网表文件。这个文件只是一个电路的雏形，这步完成以后你可以看到RTL（寄存器传输级）电路。也可以看到technology 电路。这两张图片是对网表的一种直观的显示。也就是综合器最后综合出了你的逻辑电路,放在网表文件中。注意：到网表层时，你的HDL语言已经无用，这个时候需要用综合器生成的网表文件来做下面的步骤。也就是说，你的语言已经转化成电路了！网表文件后缀名是什么，NGC、EDIF?

2、Implement Design
   1）、Translate。不知道是完成什么工作。
   2）、Map。不知道是完成什么工作。
   3）、Place & Route。个人理解是放置inst，并且连线。

3、Generate Programming File。这个就是用来生成bit文件。

红色部分是我的个人理解，不知道对不对。

只看该作者 · 2012-4-23 11:23

1，Synthesize，HDL 到RTL

2、Implement Design
   1）、Translate。将RTL解析成相应的底层器件。
   2）、Map。将底层器件按放到相应的位置上。(类PCB的布局)
   3）、Place & Route。将放好的器件，连线。(类PCB的布线)

3、Generate Programming File。生成下相的下载.bit或.bin文件。

每个步骤都有相应的属性设置。