打印
[画板]

PCIE PCB差分布线规范

[复制链接]
194|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
forgot|  楼主 | 2023-3-21 22:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
(1)对于插卡或插槽来说,从金手指边缘或者插槽管脚到PCI-E Switch 管脚的走线长度应限制在4英寸以内。另外,长距离走线应该在PCB上走斜线。

(2)避免参考平面的不连续,譬如分割和空隙。

(3)当 LVDS 信号线变化层时,地信号的过孔应放得靠近信号过孔,对每对信号的一般要求是至少放1 至3个地信号过孔,并且永远不要让走线跨过平面的分割。

(4)应尽量避免走线的弯曲,避免在系统中引入共模噪声,这将影响差分对的信号完整性和EMI。所有走线的弯曲角度应该大于等于135度,差分对走线的间距保持20mil以上,弯曲带来的走线最短应该大于1.5倍走线的宽度。

当一段蛇形线用来和另外一段走线来进行长度匹配,如图2所示,每段长弯折的长度必须至少有15mil(3倍于5mil的线宽)。蛇形线弯折部分和差分线的另一条线的最大距离必须小于正常差分线距的2倍。

使用特权

评论回复
沙发
forgot|  楼主 | 2023-3-21 22:45 | 只看该作者
PCB设计规范及经验分享,欢迎大家一起学习,共同进步!

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1721

主题

12973

帖子

54

粉丝