发新帖我要提问
返回列表
打印
[PCB]

过孔在 PCB 总线布线中的使用

[复制链接]
385|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
forgot|  楼主 | 2023-4-20 08:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
PCB, pc, 布线, 总线
保持一致的信号/时钟线长度和一致的阻抗的一方面在于您如何在总线中路由信号。即使在低数据速率下，您也应该尽量减少总线上的过孔，以防止阻抗不连续。如果您确实在总线上使用过孔，则可能需要沿着走线的长度错开过孔，以便为过孔留出足够的空间。
在布线具有指定差分/单端阻抗的密集差分对时尤其如此，因为您可能难以在一组走线上将过孔彼此相邻放置。对于差分对，只要沿差分对对称地布置过孔，您仍然可以避免一些轻微的过孔分离。当您为过孔腾出空间时，耦合会略微减弱，但您仍然可以在接收器处获得足够的共模噪声抑制。

使用特权

评论回复 赏

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

forgot

1762

主题

13157

帖子

55

粉丝