1 概述 CW32F030 支持直接内存访问(DMA),无需 CPU 干预,即可实现外设和存储器之间、外设和外设之间、存储器和存储器之间的高速数据传输。DMA 控制器内部的优先级仲裁器,可实现 DMA 和 CPU 对外设总线控制权的仲裁,以及多 DMA 通道之间的调度执行。
2 主要特性
• 5 条独立 DMA 通道
• 3 种数据传输宽度:8bit、16bit、32bit
• 4 种传输模式:软件 BLOCK、软件 BULK、硬件 BLOCK、硬件 BULK
• 源地址及目的地址类型:外设、存储器
• 地址增量方式:固定、自增
• 待传输数据块数量:1 ~ 65535
• 寻址范围:0x0000 0000 ~ 0xFFFF FFFF
3 功能框图
DMA 控制器的 AHB 总线通过总线矩阵和外设的 AHB 总线相连,实现 DMA 与外设间的数据互联,包括 FLASH、SRAM、CRC、GPIO 以及各 APB 设备等。DMA 控制器的功能框图如下图所示:
• DMA 控制器5 条独立 DMA 通道,通道优先级和通道号绑定,通道号越小优先级越高,通道号越大优先级越低。
• Bus Matrix 总线矩阵CPU 系统总线和 DMA 总线接口均连接到总线矩阵上,通过总线矩阵切换和外设的连接。当 CPU 与 DMA 访问不同的 AHB 总线设备或 AHB 到 APB 桥时,数据传输可以同时进行;当 CPU 和 DMA 同时访问同一个 AHB设备(AHB 到 APB 桥接器下不同设备也被认为是同一 AHB 设备)时,CPU 的优先级高于 DMA。
• AHB to APB 桥接器DMA 可以通过总线矩阵及 AHB 到 APB 桥接器实现对 APB 设备的访问。同一个 AHB 到 APB 桥接器下的所有APB 设备共享同一 AHB 总线,因此被看作是同一个 AHB 设备。当 CPU 和 DMA 同时访问同一 AHB 到 APB桥接器下的 APB 设备(无论是访问同一个 APB 设备还是不同的 APB 设备)时,CPU 的优先级高于 DMA。
|