STM32F103C8T6核心板开源硬件三

发表于 2023-5-30 11:38

晶振电路3.1 原理图设计
QQ截图20230530113743.jpg

发表于 2023-5-30 11:38

晶振的选择：

查看STM32系列的数据手册：

发表于 2023-5-30 11:38

可知：

复制

CL = CL1 x CL2 / (CL1 + CL2) + Cstray

Cstray的值为2pf~7pf的范围

发表于 2023-5-30 11:39

而CL可以根据晶振的数据手册可知：

我们这里选择的是16pf的CL

然后我们一般设置CL1 = CL2,而选择Cstray为5pf

之后根据计算可得，CL1 = CL2 = 22pf,所以我们8MHZ晶振的匹配电容就选择为22pf

而对于32.768KHZ的外部晶振而言，根据STM32芯片数据手册中关于外部低速晶振的描述，强烈建议使用具有负载电容CL <= 7 pF的谐振器。切勿使用负载电容为12.5 pF的谐振器。

因此我们选择CL = 6pF,Cstray=2pf,所以选择CL1 = CL2 = 8pF

发表于 2023-5-30 11:39

而CL可以根据晶振的数据手册可知：

我们这里选择的是16pf的CL

然后我们一般设置CL1 = CL2,而选择Cstray为5pf

之后根据计算可得，CL1 = CL2 = 22pf,所以我们8MHZ晶振的匹配电容就选择为22pf

而对于32.768KHZ的外部晶振而言，根据STM32芯片数据手册中关于外部低速晶振的描述，强烈建议使用具有负载电容CL <= 7 pF的谐振器。切勿使用负载电容为12.5 pF的谐振器。

因此我们选择CL = 6pF,Cstray=2pf,所以选择CL1 = CL2 = 8pF

发表于 2023-5-30 11:39

PCB设计示例
我们可以注意到，晶振旁边使用GND布线包围，最好也在围绕的GND线上打孔，这是为了将晶振隔离开。而且晶振所在区域的顶层以及底层最好不要走线，因为这会影响到信号线的信号。

其次的话，晶振的两个电容尽量和晶振保持对称。

[STM32F1] STM32F103C8T6核心板开源硬件三

相关帖子

浏览过的版块