单片机与芯片的通信时序图，求解答

[复制链接]

907|0

手机看帖

扫描二维码
随时随地手机跟帖

电梯直达

楼主

银尘123|

楼主 | 2023-6-2 16:26 | 只看该作者 |只看大图回帖奖励

|倒序浏览 |阅读模式

时序图, 时序, 时序逻辑, 接口时序, 静态时序分析, 时序配置

如上图，目的是通过图中的时序读出DATAOUT的数据，DATAOUT是并行的，有8个IO，代表bit0---biy7，单片机用的  stm32f1
AdrIn对应芯片4个并行IO，接到单片机四个IO，分别代表bit0---bit4，表示地址0-15

片选CS拉低保持时间t1:  大于20ns
地址提前准备时间t2 :  大于5ns
片选CS拉高保持时间t3：大于20ns
输入地址保持时间t4:  大于20ns
数据输出准备时间t5:  最大20ns
数据输出延时td：最大200ns
以下是数据手册的说明：
“在CLK-IN信号的每一个上升边缘后，数据被采样并保存。数据在CS下降边缘后的最新200ns（数据输出延迟）时可在数据总线上提供。地址数据的提供通过ClkOut和AdrOut相应地表示

伪代码：
void  readAllData(void)
{
for(i = 0； i<16;  i++)  //从地址0开始读
{
      CLKIN = 0;
      CS = 1;
      CLKIN  =1;
      AddrInSet(i)；  //根据地址更改AdrIn的四个IO电平
      delay-ns(10);
      CS = 0;
      delay-ns(300);
      readDataout(); //读取8个IO电平组成一个字节
      CS = 1；
      CLKIN = 1；
}
}

这样一番操作数据始终不对，大神能帮忙看看这个代码对应这个时序哪里有问题

未标题-1.jpg (114.81 KB )