21ic电子技术开发论坛 › 综合技术交流 › PCB技术 › 在高速设计中，如何解决信号的完整性问题？ ...
返回列表 发新帖我要提问

[PCB] 在高速设计中，如何解决信号的完整性问题？

[复制链接]
284|0
 楼主| happypcb 发表于 2023-7-10 11:01 | 显示全部楼层 |阅读模式
信号, 高速设计
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

happypcb

1468

主题

6492

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部