发新帖我要提问
返回列表
打印
[PCB]

在高速设计中，如何解决信号的完整性问题？

[复制链接]
209|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
happypcb|  楼主 | 2023-7-10 11:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
信号, 高速设计
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

happypcb

1243

主题

5549

帖子

3

粉丝