打印
[技术问答]

NUC972配置管脚输出高频时钟CLK_OUT异常是怎么回事?

[复制链接]
272|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
duo点|  楼主 | 2023-7-18 11:00 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
最近学着使用NUC972,使用GPIO可以点亮LED,但是无法输出CLK_OUT,这个是怎么回事?求助void clk_out_config(clk_freq  FREQ)
{
         
        setReg32(REG_CLK_PCLKEN0,getReg32(REG_CLK_PCLKEN0) | (1<<3)); //Enable GPIO engin clock.
           setReg32(REG_CLK_HCLKEN,getReg32(REG_CLK_HCLKEN) | (1<<5)); //使能PCLK  AHB时钟,默认PCLK为75Mhz
         setReg32(REG_SYS_GPG_MFPH,getReg32(REG_SYS_GPG_MFPH) | (15<<24));//配置为CLK_OUT
        
           setReg32(REG_CLK_DIVCTL7,getReg32(REG_CLK_DIVCTL7) | (1<<4));//配置分频因子
        
           GPIO_OpenBit(GPIOG,BIT14, DIR_OUTPUT, NO_PULL_UP);//配置PG4输出        
}

使用特权

评论回复
沙发
riplay| | 2023-7-18 14:42 | 只看该作者
要设置CLK_DIVCTL9才有用

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

434

主题

1629

帖子

1

粉丝