STM32F4_时钟系统精讲

只看该作者 · 2023-7-25 00:31

1. 什么是系统时钟
      时钟系统就像人的心脏一样，在单片机系统中起着脉搏的作用；时钟是由电路产生的具有周期性的脉冲信号，要想使用单片机的外设必须开启相应的时钟，也就是给时钟使能。我们知道，操作一个外设的本质是操作其对应的寄存器，而寄存器由D触发器构成，必须通过时钟才能改写触发器的值，所以想要操作外设必须使能相应的时钟；对于CPU来说，时钟的频率越高，其时钟值越小，这里可以理解时钟是一个信号的周期，时钟=1/f，频率越高，时钟越小，也就是单位时间内 CPU 能够做到更多的事，也就是我们常说的CPU运行快；

      STM32F4xx的时钟系统主要是给不同外设提供时钟，不同外设所需的时钟频率不同，如果像51单片机一样共用一个系统时钟，会造成资源浪费，给CPU运行带来负担，况且有些外设也接受不了这么大的频率；所以默认状态下，所有时钟是关闭的，操作哪个外设，就首先对哪个外设对应的时钟进行使能；

      STM32 共有5个时钟源：HSE(高速外部时钟)、HSI(高速内部时钟)、LSE(低速外部时钟)、LSI(低速内部时钟)、PLL(锁相环倍频输出)；

————————————————
版权声明：本文为CSDN博主「light_2025」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/light_2025/article/details/128474630

只看该作者 · 2023-7-25 00:32

2. 时钟树

按照从上到下，从左到右的顺序，我们依次来看时钟树的结构：使用任何外设之前一定要先使能对应的时钟，否则无法使用对应的外设；

首先，LSI 低速内部时钟供到独立看门狗使用，32KHz，同时接到RTCSEL上，图中梯形形状代表着选择作用，也就是RTC可以选择LSE低速外部时钟使能，也可以选择LSI，在这里，通常选择LSE，因为LSE外接晶振，精度较高；LSE直接供RTC使用，LSE还可以经过1-5的分频后供MCO1使用；HSI 可以经过1-5 的分频后供 MCO1使用，HSI 也可以供给系统时钟 SYSCLK 选择使用，HSI 还可以通过分频后，在经过倍频，经过PLLP或者PLLQ后通过PLL输出；HSE通过1-5分频后可以供MCO2使用，HSE也可以供给系统时钟选择使用；PLL锁存倍频输出可以直接供外设使用；PLLI2S称为专用PLL；系统时钟可以是HSI、HSE、PLLCLK供应，其可以供应以太网PTP时钟；也可以通过AHB总线协议到AHB总线、内核、存储器和DMA，或者到Cortex系统定时器；

只看该作者 · 2023-7-25 00:49

2.1 LSI
① LSI：low speed Internal Clock signal，低速内部(硬件焊接时不用外部加晶振，内部集成晶振 ag. CH340C)时钟。RC振荡器，频率32KHz左右。供看门狗（IWDG）和自动唤醒单元（AWU）使用。LSI RC更多的是担当一个低功耗时钟源的角色，可以在停机或者待机模式下保持运行。

只看该作者 · 2023-7-25 00:49

使用：LSI RC是通过RCC时钟控制和状态寄存器RCC_CSR中的 LSION 位打开或关闭；RCC时钟控制和状态寄存器RCC_CSR中的 LSIDAY 标志指示低速内部振荡器是否稳定，硬件将此位置1，此时钟才可以使用；LSI RC更多的是担当一个低功耗时钟源的角色，可以在停机或者待机模式下保持运行。

为独立看门狗或者RTC提供时钟；（上图）

RCC时钟控制和状态寄存器RCC_CSR；（下图）

只看该作者 · 2023-7-25 00:55

2.2 LSE
② LSE：low Speed External Clock signal，低速外部（外部焊接时加上晶振和滤波电容）时钟。接32.768KHz的石英晶体，主要作为RTC的时钟源来提供时钟/日历或其他定时功能，具有功率低且精度高的优点。其使用方法和 LSI 不尽相同。

使用：LSE 晶振是通过RCC备份域控制寄存器RCC_BDCR中的 LSION 位打开或关闭；RCC备份域控制寄存器RCC_BDCR中的 LSEDAY 标志指示LSE晶振是否稳定，硬件将此位置1，此时钟才可以使用；如在RCC 时钟中断寄存器 (RCC_CIR) 中使能中断，则可产生中断。

原理图上32.768MHz的外部晶振，直接接到芯片的引脚上。

只看该作者 · 2023-7-25 00:56

主要作为RTC使能（上图）；

RCC备份域控制寄存器RCC_BDCR（下图）；

只看该作者 · 2023-7-25 00:58

2.3 HSI
④ HSI：High Speed Internal Clock signal，高速内部时钟。RC振荡器，频率16MHz，可以直接用作系统时钟或者PLL输入；当HSE故障时，系统会自动的使用HSI，直到HSE启动成功（可做辅助时钟使用）；HSI RC振荡器能够在不需要任何外部器件的条件下提供系统时钟（成本较低）。它的启动时间比HSE晶体振荡器短。然而，即使在校准之后它的时钟频率精度仍较差。

使用：RCC 时钟控制寄存器 (RCC_CR) 中的 HSIRDY 标志指示 HSI RC 是否稳定。在启动时，硬件将此位置 1 后，HSI 才可以使用。HSI RC 可通过 RCC 时钟控制寄存器 (RCC_CR) 中的 HSION 位打开或关闭。

只看该作者 · 2023-7-25 01:02

D：SW：系统时钟切换（System Clock switch）；由软件置 1 或者清 0 来选择系统时钟源，再停止或者待机模式中直接或者间接的作为系统时钟的HSE出现故障时，HSI作为辅助时钟被系统强制的作为系统时钟；其中：

00：HSI作系统时钟；
01：HSE作系统时钟；
10：PLL输出作系统时钟；
11：不可用；

只看该作者 · 2023-7-25 01:06

控制寄存器 (RCC_CR) （下图）

只看该作者 · 2023-7-25 01:07

2.4 HSE
③ HSE：High Speed External Clock signal，高速外部时钟；可以接石英/陶瓷谐振器，频率范围为4MHz~26MHz。HSE也可以直接作为系统时钟或者PLL输入。

HSE的特点是精度非常高；

RCC 时钟控制寄存器 (RCC_CR) 中的 HSERDY 标志指示高速外部振荡器是否稳定。在启动时，硬件将此位置 1 后，此时钟才可以使用。如在 RCC 时钟中断寄存器 (RCC_CIR) 中使能中断，则可产生中断。HSE 晶振可通过 RCC 时钟控制寄存器 (RCC_CR) 中的 HSEON 位打开或关闭。
————————————————

原理图上8MHZ的外部晶振，直接接到芯片引脚上。

只看该作者 · 2023-7-25 01:07

RCC 时钟控制寄存器 (RCC_CR) （下图）

只看该作者 · 2023-7-25 01:10

2.5 PLLCLK
⑤ PLLCLK：锁相环倍频输出；

由于在 PLL 使能后主 PLL 配置参数便不可更改，所以建议先对 PLL 进行配置，然后再使能（选择 HSI 或 HSE 振荡器作为 PLL 时钟源，并配置分频系数 M、N、P 和 Q）。PLL总时钟经SystemInit 初始化以后的状态为168MHz；

主PLL（PLL）由 HSE或者HSI 提供时钟信号，并具有两个不同的输出时钟；第一个输出PLLP用于生成高速的系统时钟（最高168MHz）；第二个输出PLLQ用于生成USB OTG FS的时钟（48MHz），随机数发生器的时钟和SDIO时钟。

专用PLL（PLLI2S）用于生成精确时钟，从而在I2S接口实现高品质音频性能。

只看该作者 · 2023-7-25 01:12

只看该作者 · 2023-7-25 01:12

2.6 SYSCLK
SYSCLK：系统时钟，最高为72M，通常的配置是SYSCLK=PLLCLK=168M。HSI、HSE、PLLCLK均可直接充当系统时钟；通过CFGR和SW进行控制；SW 系统切换已在2.3 HSI中讲解；在库函数里面关于CFGR（寄存器）主要是设置了HCLK、APB1和APB2 的时钟频率，还有通过寄存器后两位选择HSE/HSI/PLL这三个其中一个作为系统时钟。系统时钟经SystemInit函数初始化以后的状态为168MHz；

只看该作者 · 2023-7-25 01:14

2.7 HCLK
HCLK：AHB（AHB是一种总线的协议，AHB用于高性能、高时钟频率的系统结构，典型的应用如ARM核与系统内部的高速RAM、NAND FLASH、DMA、Bridge的连接。）总线时钟；为AHB总线的外设提供时钟，为CorTex系统定时器提供时钟（SysTick）、为内核提供时钟（FCLK）；
AHB总线时钟时钟经SystemInit函数初始化以后的状态为168MHz；HCLK=SYSCLK;

HCLK是通过系统时钟分频得到的，分频因子可以是1、2、4、8、16、128、256、512。通过CFGR、HPRE寄存器进行控制；

只看该作者 · 2023-7-25 01:14

只看该作者 · 2023-7-25 01:15

2.8 PCLK1
PCLK1：APB1总线时钟；PCLK1（APB1总线时钟）由PCLK经过低速APB1预分频得到，分频因子可以是1、2、4、8、16。PCLK1属于低速的总线时钟，最高可以为42MHz；APB1总线时钟经SystemInit函数初始化以后的状态为42MHz；PCLK1=SYSCLK/4;

PCLK1为APB1总线的外设提供时钟。1 或 2 倍频之后则为APB1总线的定时器2~7 提供时钟；

只看该作者 · 2023-7-25 01:15

2.9 PCLK2
PCLK2：APB2总线时钟；由PCLK经过高速APB2预分频得到，分频因子可以是1、2、4、8、16。PCLK2属于高速的总线时钟，最高可以达到72MHz。APB2总线时钟为APB2总线的外设提供时钟。精确的说是为APB2的定时器1和8 提供时钟，最大为84M。APB2总线时钟时钟经SystemInit函数初始化以后的状态为84MHz；PCLK2=SYSCLK/2；

只看该作者 · 2023-7-25 01:16

见时钟树的APBx外设时钟和APBx定时器时钟；

只看该作者 · 2023-7-25 01:16

2.10 RTC/AWU
一旦选定 RTCCLK 时钟源后，要想修改所做选择，只能复位电源域。

RTCCLK 时钟源可以是 HSE 1 MHz（HSE 由一个可编程的预分频器分频）、LSE 或者 LSI 时钟。选择方式是编程 RCC 备份域控制寄存器 (RCC_BDCR) 中的 RTCSEL[1:0] 位和 RCC 时钟配置寄存器 (RCC_CFGR) 中的 RTCPRE[4:0] 位。所做的选择只能通过复位备份域的方式修改。

如果选择 LSE 作为 RTC（实时时钟）时钟，则系统电源丢失时 RTC 仍将正常工作。

如果选择 LSI 作为 AWU（自动唤醒单元）时钟，则在系统电源丢失时将无法保证 AWU 的状态。如果 HSE 振荡器通过一个介于 2 和 31 之间的值进行分频，则在备用或系统电源丢失时将无法保证 RTC 的状态。