打印
[Verilog HDL]

异步复位电路

[复制链接]
9494|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2023-7-28 18:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
异步复位电路
Verilog代码
语法说明:
异步复位 :在always的敏感变量列表中,包含了posedge clk(clk信号上升沿) 和posedge reset(reset信号下降沿)两个条件,只要有一个条件发生,便会执行always块内的逻辑。复位处理逻辑应具有最高的优先级。
用always块实现组合逻辑
verilog代码
语法说明:
always块内被赋值的信号应定义成reg类型,即使此信号在实际电路中是线型。
always语句实现组合逻辑应采用阻塞赋值方式

使用特权

评论回复

相关帖子

沙发
gaochy1126|  楼主 | 2023-7-28 18:03 | 只看该作者
我们最常用的是七段式和八段式LED数码管,八段比七段多了一个小数点,其他的基本相同。所谓的八段就是指数码管里有八个小LED发光二极管,通过控制不同的LED的亮灭来显示出不同的字形。数码管又分为共阴极和共阳极两种类型,其实共阴极就是将八个LED的阴极连在一起,让其接地,这样给任何一个LED的另一端高电平,它便能点亮。而共阳极就是将八个LED的阳极连在一起。其原理如下图
verilog代码
语法说明:
case :case语句的各个条件之间没有优先级,且各条件应是互斥的。在组合逻辑电路中使用case语句最后应加上default语句,以防综合出锁存器电路

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:这个社会混好的两种人:一是有权有势,二是没脸没皮的。

1050

主题

11299

帖子

26

粉丝