打印
[Verilog HDL]

有限状态机(FSM)

[复制链接]
3700|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2023-7-28 18:03 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
有限状态机(以下简称FSM)在数字电路系统中具有举足轻重的低位,很多控制逻辑都是基于FSM来实现的。FSM在设计实现上,可以分成一段式、两段式、三段式三种。由于三段式具有条理清晰、可读性强,因此多数采用此种设计方式,下面是其电路简图。
我们以设计具有3个状态的简单状态机为例来进行讲解。
verilog代码:
其中,第一个always为FSM的第一段;第二个always块为FSM的第二段;最后的assign语句为FSM的第三段。如有多个信号,可继续使用assign或always语句进行处理。

使用特权

评论回复

相关帖子

沙发
gaochy1126|  楼主 | 2023-7-28 18:04 | 只看该作者
参数传递
在例化模块时,可以通过参数传递的方式改变被例化模块的部分参数
如要例化一8bit位宽的选择器,则使用默认参数即可,不需进行参数传递
如要例化一12bit位宽的选择器,则可使用如下方式,将参数传递过去


使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:这个社会混好的两种人:一是有权有势,二是没脸没皮的。

1025

主题

11271

帖子

25

粉丝