发新帖我要提问
返回列表
打印
[verilog]

verilog仿真文件数组初始化出错

[复制链接]
4254|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
比神乐|  楼主 | 2023-7-28 21:36 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
verilo, verilog, 仿真

请问这个问题如何解决？谢谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
DominLucky| | 2023-8-14 14:54 | 只看该作者
建议使用一个always模块对数组进行初始化；
alway@(posedge clk)
if (rst == 1'b1)
begin
data[0]<=32'd1234;
data[1]<=32'd1111;
data[2]<=32'd2222;
data[3]<=32'd3333;
end
else
....

使用特权

评论回复 赏
板凳
比神乐|  楼主 | 2023-10-28 09:49 | 只看该作者
DominLucky 发表于 2023-8-14 14:54
建议使用一个always模块对数组进行初始化；
alway@(posedge clk)
if (rst == 1'b1)

谢谢

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

比神乐

467

主题

3516

帖子

7

粉丝