降低噪声与电磁干扰的一些经验。

1万 · 2023-7-30 16:19

(1) 能用低速芯片就不用高速的，高速芯片用在关键地方。

1万 · 2023-7-30 16:19

(2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。

1万 · 2023-7-30 16:19

(3) 尽量为继电器等提供某种形式的阻尼。

1万 · 2023-7-30 16:19

(4) 使用满足系统要求的最低频率时钟。

1万 · 2023-7-30 16:19

(5) 时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。

1万 · 2023-7-30 16:20

(6) 用地线将时钟区圈起来，时钟线尽量短。

1万 · 2023-7-30 16:20

(7) I/O驱动电路尽量*近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。

1万 · 2023-7-30 16:20

(8) MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。

1万 · 2023-7-30 16:20

(9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。

1万 · 2023-7-30 16:20

(10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。

1万 · 2023-7-30 16:21

(11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。

1万 · 2023-7-30 16:21

(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。

1万 · 2023-7-30 16:21

(13) 时钟、总线、片选信号要远离I/O线和接插件。

1万 · 2023-7-30 16:21

(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。

1万 · 2023-7-30 16:21

(15) 对A/D类器件，数字部分与模拟部分宁可统一下也不要交*。

1万 · 2023-7-30 16:21

(16) 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。

1万 · 2023-7-30 16:22

(17) 元件引脚尽量短，去耦电容引脚尽量短。

1万 · 2023-7-30 16:22

(18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。

1万 · 2023-7-30 16:22

(19) 对噪声敏感的线不要与大电流，高速开关线平行。

1万 · 2023-7-30 16:22

(20) 石英晶体下面以及对噪声敏感的器件下面不要走线。