目 录 前言 1硬件资源 1.1CPU 1.2ROM 1.3RAM 1.4时钟系统 1.5电源 1.6LED 1.7外设资源 2引脚说明 2.1引脚排列 2.2引脚定义 2.3内部引脚使用说明 2.4引脚上下拉、串联说明 2.5功能引脚信号走线长度与阻抗说明
前 言本文档为创龙科技SOM-TLT507工业核心板硬件说明书,主要提供SOM-TLT507工业核心板的产品功能特点、技术参数、引脚定义等内容,以及为用户提供相关电路设计指导。
创龙科技SOM-TLT507是一款基于全志科技T507-H处理器设计的4核ARM Cortex-A53全国产工业核心板,主频高达1.416GHz。核心板CPU、ROM、RAM、电源、晶振等所有元器件均采用国产工业级方案,国产化率100%。
核心板通过邮票孔连接方式引出MIPI CSI、HDMI OUT、RGB DISPLAY、LVDS DISPLAY、CVBS OUT、2x EMAC、4x USB2.0、6x UART、SPI、TWI等接口,支持双屏异显、G31 MP2 GPU、4K@60fps H.265视频硬件解码、4K@25fps H.264视频硬件编码。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
为便于阅读,下表对文档出现的部分术语进行解释;对于广泛认同释义的术语,在此不做注释。
表 1 | | | 核心板(System On Module)的缩写,在本文档称SOM或核心板
| | 评估板(Evaluation Module)的缩写,在本文档称EVM或评估板
| | 中央处理器(Central Processing Unit)的缩写,在本文档指T507-H处理器
| | 随机存取存储器(Random Access Memory)的缩写
| | 只读存储器(Read-Only Memory)的缩写
| | (芯片或连接器等的)管脚
| | 电源管理芯片(Power Management Integrated Circuits)的缩写
| | SD/MMC主机控制器(SD/MMC host controller)的缩写
|
本文相关的硬件参考资料目录说明如下:
(1) TLT507-EVM评估底板原理图:“\5-硬件资料\评估底板原理图\TLT507-EVM评估底板原理图\”; (2) TLT507-EVM评估底板PCB:“\5-硬件资料\评估底板PCB\TLT507-EVM评估底板PCB\”; (3) TLT507-EVM评估底板BOM:“\5-硬件资料\评估底板原理图\TLT507-EVM评估底板原理图\”; (4) 《TLT507-EVM工业评估板硬件说明书》:“\5-硬件资料\”; (5) 评估底板邮票孔封装:“\5-硬件资料\评估底板PCB\TLT507-EVM评估底板邮票孔封装\”; (6) SOM-TLT507核心板STP文件:“\5-硬件资料\核心板资料\SOM-TLT507核心板STP文件\”; (7) SOM-TLT507核心板DXF文件:“\5-硬件资料\核心板资料\SOM-TLT507核心板DXF文件\”; (8) 评估板元器件数据手册:“\6-开发参考资料\数据手册\”。
1 硬件资源SOM-TLT507核心板板载CPU、ROM、RAM、晶振、电源、LED等硬件资源,并通过邮票孔连接方式引出IO。
图 1 核心板硬件框图
图 2
图 3
1.1 CPU核心板CPU型号为全志科技(AllWinner)T507-H,TFBGA421封装,工作温度为-40°C~85°C,引脚数量为421个,尺寸为15mm*15mm。 CPU主要架构如下: 表 2 T507-H处理器主要架构 | | 4x ARM Cortex-A53(64bit),主频高达1.416GHz | GPU:G31 MP2,支持OpenGL ES 1.0/2.0/3.2、Vulkan1.1、OpenCL 2.0 | Encoder:支持4K@25fps H.264视频硬件编码 | Decoder:支持4K@30fps H.265/VP9/AVS2视频硬件解码 |
图 4 T507-H处理器功能框图 1.2 ROM核心板通过SMHC(主机控制器)连接至eMMC,使用SDC2总线,采用8bit数据线,兼容如下eMMC配置。 表 3 eMMC配置 1.3 RAM核心板通过CPU的专用DRAM总线连接2片DDR4,分别采用16bit数据线,共32bit。DDR4兼容型号如下表所示,支持DDR4-3200工作模式(1600MHz)。 表 4 DDR4配置 1.4 时钟系统核心板采用2个工业级晶振Y1和Y2。其中,Y1晶振时钟频率为32.768KHz,为CPU内部RTC提供时钟源;Y2晶振时钟频率为24MHz,为CPU提供系统时钟源。 1.5 电源核心板采用工业级PMIC电源管理芯片,满足系统的供电要求和CPU上电、掉电时序要求,核心板采用5.0V直流电源供电。 1.6 LED核心板板载3个LED,其中LED0为电源指示灯,颜色为红色,默认上电时点亮。LED1和LED2为用户可编程指示灯,颜色为绿色,分别对应PE0和PE1两个引脚,高电平点亮。
图 5 核心板LED实物图
图 6 核心板LED原理图 1.7 外设资源核心板通过邮票孔方式引出CPU的主要外设资源及性能参数,如下表所示。
表 5 核心板外设资源列表 | | | | | MIPI CSI V1.0,包含4个数据通道,每通道速率高达1Gbps; 分辨率最高支持8M@30fps或4x 1080P@25fps; | | | 1x RGB DISPLAY(LCD),支持RGB888、RGB666和RGB565,最高支持1080P@60fps; | 2x LVDS DISPALY,包含LVDS0、LVDS1输出,双路LVDS最高支持1920x1080@60fps,单路LVDS最高支持1366x768@60fps; 备注:LVDS0、LVDS1与LCD引脚复用; | 1x CVBS OUT,支持NTSC和PAL制式; | 1x HDMI OUT(Only for T507-H),兼容HDCP2.2、HDCP1.4标准,最高支持4K@30fps; | | | EMAC0、EMAC1; EMAC0支持RMII/RGMII PHY接口(10/100/1000Mbps); EMAC1支持RMII PHY接口(10/100Mbps); | | | USB0; 支持EHCI 1.0和OHCI 1.0a; Host模式支持高速(480Mbps)、全速(12Mbps)和低速(1.5Mbps); Device模式支持高速(480Mbps)和全速(12Mbps); | | | USB1、USB2、USB3; 支持EHCI 1.0和OHCI 1.0a; 支持高速(480Mbps),全速(12Mbps)和低速(1.5Mbps)模式; | | | SMHC0(SDC0)、SMHC1(SDC1); [url=mailto:SMHC1支持SDIO3.0,4-bit总线宽,最高频率 150MHz@1.8V,为SDR模式;]SMHC1支持SDIO3.0,4-bit总线宽,最高频率 150MHz@1.8V,为SDR模式;[/url] 备注:核心板板载eMMC已使用SDC2,且未引出至邮票孔引脚; | | | TWI0~TWI4、S_TWI0; 支持10bit地址模式,支持标准模式(100Kbps)和高速模式(400Kbps); 备注:核心板板载PMIC已使用S_TWI0,地址为0x36,且S_TWI0引出至邮票孔引脚; | | | SPI0、SPI1; 每路包含2个片选信号,时钟频率高达100MHz; 支持Master Mode、Slave Mode,软件可配置; 支持标准SPI、双线输出/双线输入SPI、双线输入输出SPI; 备注:由于SPI0-WP和SPI0-HOLD引脚已复用为eMMC功能,因此SPI0不支持四线输出/四线输入模式; | | | 可作为SPI(Synchronous Parallel Interface)或SSI(Synchronous Serial Interface)接口; | | | UART0~UART5; 波特率最高支持4Mbps,UART1/UART2/UART3/UART4支持自动流控模式,支持5bit,6bit,7bit,8bit串行数据发送和接收; | | | 支持脉冲、周期和互补对输出; 支持PWM输出、输入捕获; 输出频率高达24/100MHz; | | | 支持ISO/IEC 7816-3:1997(E)和EMV2000(4.0)规范; 支持可调时钟速率和比特率; 支持同步通信智能卡以及其它non-ISO 7816和non-EVM智能卡; | | | 支持NEC格式红外数据; 支持远程控制或无线键盘; 采样时钟高达1MHz; | GPADC(General Purpose ADC) | | 12bit分辨率,采样率高达1MHz; 支持单一转换模式、持续转换模式、突发转换模式; 备注:由于GPADC0在核心板上已用作DDR配置引脚,因此不建议再次使用GPADC0; | | | 6bit分辨率,采样率高达2KHz; 支持单一转换模式、持续转换模式、正常转换模式; | | | 支持左对齐、右对齐、标准I2S模式、PCM模式、TDM模式; I2S模式支持8个通道及32位/192Kbit采样率,I2S和TDM模式最高支持16个通道及32位/96Kbit采样率; | | | 兼容S/PDIF协议; 支持16bit、20bit和24bit数据格式; | | | 包含2通道DAC、1路单端LINEOUTL/LINEOUTR输出; 支持8KHz~192KHz DAC采样率; | | | 支持最多8个数字PDM麦克风; 支持8KHz~48KHz采样率; | | | 支持边界扫描; 支持IEEE 1149.1和IEEE 1149.6标准; |
备注:部分引脚资源存在复用关系,详情请查看“引脚定义”列表或产品资料“6-开发参考资料/数据手册/核心板元器件/CPU”目录下的数据手册。 2 引脚说明2.1 引脚排列核心板邮票孔引脚采用2x 32pin + 2x 53pin,共170pin规格,引脚排列如下图所示。
图 7 核心板引脚排列示意图 2.2 引脚定义核心板邮票孔引脚定义如下表。其中“邮票孔引脚号”为核心板邮票孔引脚序列号;“芯片引脚号”为CPU引脚序列号;“CPU引脚信号名称”为处理器芯片管脚名称,包含全部复用功能信号;“引脚功能”为核心板引脚推荐功能描述;“参考电平”为核心板引脚工作电平标准。 备注: (1) “芯片引脚号”为“-”表示该引脚信号未连接至CPU引脚。 (2) 部分核心板引脚资源存在复用关系,例如信号B22/LCD-D4/LVDS0-V2P/3V3(如下图),在评估底板既作为TFT LCD功能,又作为LVDS功能,两者功能复用该信号。
图 8
2.2.1 Pin1~Pin53 表 6 Pin1~Pin53引脚定义 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | PD18/LCD-D18/LVDS1-V3P/SIM0-DET/PD-EINT18 | | | | | PD19/LCD-D19/LVDS1-V3N/PD-EINT19 | | | | | PD16/LCD-D16/LVDS1-CKP/SIM0-DATA/PD-EINT16 | | | | | PD17/LCD-D17/LVDS1-CKN/SIM0-RST/PD-EINT17 | | | | | PD10/LCD-D10/LVDS1-V0P/TS0-D6/PD-EINT10 | | | | | PD11/LCD-D11/LVDS1-V0N/TS0-D7/PD-EINT11 | | | | | PD14/LCD-D14/LVDS1-V2P/SIM0-PWREN/PD-EINT14 | | | | | PD15/LCD-D15/LVDS1-V2N/SIM0-CLK/PD-EINT15 | | | | | PD12/LCD-D12/LVDS1-V1P/SIM0-VPPEN/PD-EINT12 | | | | | PD13/LCD-D13/LVDS1-V1N/SIM0-VPPPP/PD-EINT13 | | | | | PD2/LCD-D2/LVDS0-V1P/TS0-SYNC/PD-EINT2 | | | | | PD3/LCD-D3/LVDS0-V1N/TS0-DVLD/PD-EINT3 | | | | | PD6/LCD-D6/LVDS0-CKP/TS0-D2/PD-EINT6 | | | | | PD7/LCD-D7/LVDS0-CKN/TS0-D3/PD-EINT7 | | | | | | | | | | PD0/LCD-D0/LVDS0-V0P/TS0-CLK/PD-EINT0 | | | | | PD1/LCD-D1/LVDS0-V0N/TS0-ERR/PD-EINT1 | | | | | PD4/LCD-D4/LVDS0-V2P/TS0-D0/PD-EINT4 | | | | | PD5/LCD-D5/LVDS0-V2N/TS0-D1/PD-EINT5 | | | | | PD8/LCD-D8/LVDS0-V3P/TS0-D4/PD-EINT8 | | | | | PD9/LCD-D9/LVDS0-V3N/TS0-D5/PD-EINT9 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | PA0/RMII-RXD1/TWI0-SCK/PA-EINT0 | | | | | PA1/RMII-RXD0/TWI0-SDA/PA-EINT1 | | | | | PA2/RMII-CRS-DV/TWI1-SCK/PA-EINT2 | | |
2.2.2 Pin54~Pin85
表 7 Pin54~Pin85引脚定义 | | | | | | | PA3/RMII-RXER/TWI1-SDA/PA-EINT3 | | | | | PA6/RMII-TXCK/H-I2S0-MCLK/PA-EINT6 | | | | | PA7/RMII-TXEN/H-I2S0-BCLK/PA-EINT7 | | | | | PA4/RMII-TXD1/STANDBY-STATE/PA-EINT4 | | | | | PA5/RMII-TXD0/H-I2S0-DOUT0/PA-EINT5 | | | | | PA9/MDIO/H-I2S0-DIN0/PA-EINT9 | | | | | PA8/MDC/H-I2S0-LRCK/PA-EINT8 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | PA12/PWM5/WATCHDOG-SIG/PA-EINT12 | | | | | | | | | | | | | | | PH4/SPDIF-OUT/TWI3-SCK/PH-EINT4 | | | | | | | | | | PH0/UART0-TX/PWM3/TWI1-SCK/PH-EINT0 | | | | | PH1/UART0-RX/PWM4/TWI1-SDA/PH-EINT1 | | | | | | | | | | PH2/UART5-TX/SPDIF-CLK/PWM2/TWI2-SCK/PH-EINT2 | | | | | PH3/UART5-RX/SPDIF-IN/PWM1/TWI2-SDA/PH-EINT3 | | | | | PH10/IR-RX/TCON-TRIG1/PH-EINT10 | | | | | PH5/UART2-TX/H-I2S3-MCLK/SPI1-CS0/TWI3-SDA/PH-EINT5 | | | | | PH7/UART2-RTS/H-I2S3-LRCK/SPI1-MOSI/TWI4-SDA/PH-EINT7 | | | | | PH8/UART2-CTS/H-I2S3-DOUT0/SPI1-MISO/H-I2S3-DIN1/PH-EINT8 | | | | | PH9/H-I2S3-DIN0/SPI1-CS1/H-I2S3-DOUT1/PH-EINT9 | | | | | PH6/UART2-RX/H-I2S3-BCLK/SPI1-CLK/TWI4-SCK/PH-EINT6 | | | | | | | |
2.2.3 Pin86~Pin138表 8 Pin86~Pin138引脚定义 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | PG6/UART1-TX/JTAG-MS/PG-EINT6 | | | | | PG7/UART1-RX/JTAG-CK/PG-EINT7 | | | | | PG9/UART1-CTS/JTAG-DI/AC-ADCY/PG-EINT9 | | | | | PG8/UART1-RTS/PLL-LOCK-DBG/JTAG-DO/PG-EINT8 | | | | | | | | | | | | | | | PE20/NCSI0-SCK/TWI2-SCK/PE-EINT21 | | | | | PE21/NCSI0-SDA/TWI2-SDA/PE-EINT22 | | | | | PG16/UART2-RX/TWI4-SDA/PG-EINT16 | | | | | PG15/UART2-TX/TWI4-SCK/PG-EINT15 | | | | | PG18/UART2-CTS/MCSI-SDA/TWI3-SDA/PG-EINT18 | | | | | PG17/UART2-RTS/MCSI-SCK/TWI3-SCK/PG-EINT17 | | | | | PG10/H-I2S2-MCLK/X32KFOUT/AC-MCLK/PG-EINT10 | | | | | PG11/H-I2S2-BCLK/BIST-RESULT0/AC-SNYC/PG-EINT11 | | | | | PG12/H-I2S2-LRCK/BIST-RESULT1/AC-ADCL/PG-EINT12 | | | | | PG13/H-I2S2-DOUT0/H-I2S2-DIN1/BIST-RESULT2/AC-ADCR/PG-EINT13 | | | | | PG14/H-I2S2-DIN0/H-I2S2-DOUT1/BIST-RESULT3/AC-ADCX/PG-EINT14 | | | | | | | | | | PC3/NAND-CE1/SPI0-CS0/BOOT-SEL1/PC-EINT3 | | | | | PC2/NAND-CLE/SPI0-MOSI/PC-EINT2 | | | | | PC4/NAND-CE0/SPI0-MISO/BOOT-SEL2/PC-EINT4 | | | | | PC0/NAND-WE/SDC2-DS/SPI0-CLK/PC-EINT0 | | | | | PC7/NAND-RB1/SPI0-CS1/PC-EINT7 | | | | | PG19/MCSI-MCLK/PWM1/PG-EINT19 | | | | | | | | | | PI0/RGMII-RXD3/RMII-NULL/DMIC-CLK/H-I2S0-MCLK/HDMI-SCL/PI-EINT0 | | | | | PI1/RGMII-RXD2/RMII-NULL/DMIC-DATA0/H-I2S0-BCLK/HDMI-SDA/PI-EINT1 | | | | | PI2/RGMII-RXD1/RMII-RXD1/DMIC-DATA1/H-I2S0-LRCK/HDMI-CEC/PI-EINT2 | | | | | PI3/RGMII-RXD0/RMII-RXD0/DMIC-DATA2/H-I2S0-DOUT0/H-I2S0-DIN1/PI-EINT3 | | | | | PI4/RGMII-RXCK/RMII-NULL/DMIC-DATA3/H-I2S0-DIN0/H-I2S0-DOUT1/PI-EINT4 | | | | | PI5/RGMII-RXCTL/RMII-CRS-DV/UART2-TX/TS0-CLK/TWI0-SCK/PI-EINT5 | | | | | PI7/RGMII-TXD3/RMII-NULL/UART2-RTS/TS0-SYNC/TWI1-SCK/PI-EINT7 | | | | | PI8/RGMII-TXD2/RMII-NULL/UART2-CTS/TS0-DVLD/TWI1-SDA/PI-EINT8 | | | | | PI9/RGMII-TXD1/RMII-TXD1/UART3-TX/TS0-D0/TWI2-SCK/PI-EINT9 | | | | | PI10/RGMII-TXD0/RMII-TXD0/UART3-RX/TS0-D1/TWI2-SDA/PI-EINT10 | | | | | PI11/RGMII-TXCK/RMII-TXCK/UART3-RTS/TS0-D2/PWM1/PI-EINT11 | | | | | PI12/RGMII-TXCTL/RMII-TXEN/UART3-CTS/TS0-D3/PWM2/PI-EINT12 | | | | | PI14/MDC/UART4-RX/TS0-D5/PWM4/PI-EINT14 | | | | | PI15/MDIO/UART4-RTS/TS0-D6/CLK-FANOUT0/PI-EINT15 | | | | | PI16/EPHY-25M/UART4-CTS/TS0-D7/CLK-FANOUT1/PI-EINT16 | | | | | PI13/RGMII-CLKIN/RMII-NULL/UART4-TX/TS0-D4/PWM3/PI-EINT13 | | | | | PI6/RGMII-NULL/RMII-RXER/UART2-RX/TS0-ERR/TWI0-SDA/PI-EINT6 | | | | | | | | | | PF1/SDC0-D0/JTAG-DI/PF-EINT1 | | | | | PF0/SDC0-D1/JTAG-MS/PF-EINT0 | | | | | PF5/SDC0-D2/JTAG-CK/PF-EINT5 | | | | | PF4/SDC0-D3/UART0-RX/PF-EINT4 | | |
2.2.4 Pin139~Pin170 表 9 Pin139-Pin170引脚定义 | | | | | | | | | | | | PF2/SDC0-CLK/UART0-TX/PF-EINT2 | | | | | PF3/SDC0-CMD/JTAG-DO/PF-EINT3 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
2.3 内部引脚使用说明“邮票孔引脚号”为“-”表示该引脚未引出至核心板邮票孔,“引脚功能”为“-”表示该引脚在核心板上未使用。 备注:由于S-TWI0已连接至核心板的PMIC电源管理芯片,因此从系统稳定性角度考虑,建议进行底板设计时尽量选用其他TWI总线。 表 10 内部引脚使用说明 | | | | | | | PC1/NAND-ALE/SDC2-RST/PC-EINT1 | | | | | PC5/NAND-RE/SDC2-CLK/BOOT-SEL3/PC-EINT5 | | | | | PC6/NAND-RB0/SDC2-CMD/BOOT-SEL4/PC-EINT6 | | | | | PC8/NAND-DQ7/SDC2-D3/PC-EINT8 | | | | | PC9/NAND-DQ6/SDC2-D4/PC-EINT9 | | | | | PC10/NAND-DQ5/SDC2-D0/PC-EINT10 | | | | | PC11/NAND-DQ4/SDC2-D5/PC-EINT11 | | | | | PC13/NAND-DQ3/SDC2-D1/PC-EINT13 | | | | | PC14/NAND-DQ2/SDC2-D6/PC-EINT14 | | | | | PC15/NAND-DQ1/SDC2-D2/SPI0-WP/PC-EINT15 | | | | | PC16/NAND-DQ0/SDC2-D7/SPI0-HOLD/PC-EINT16 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | PE22/CSI-FSIN0/TCON-TRIG0/PE-EINT23 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
2.4 引脚上下拉、串联说明下表为核心板内部已作上下拉配置或已串联电阻的引脚说明。表中未说明的引脚,核心板内部默认未作上下拉配置,直接引出至核心板邮票孔引脚。“邮票孔引脚号”为“-”,表示该引脚未引出至核心板邮票孔。
表 11 核心板内部引脚配置 | | | | | | | | | | | | PA6/RMII-TXCK/H-I2S0-MCLK/PA-EINT6 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | PG10/H-I2S2-MCLK/X32KFOUT/AC-MCLK/PG-EINT10 | | | | | PC3/NAND-CE1/SPI0-CS0/BOOT-SEL1/PC-EINT3 | | | | | PC4/NAND-CE0/SPI0-MISO/BOOT-SEL2/PC-EINT4 | | | | | PI11/RGMII-TXCK/RMII-TXCK/UART3-RTS/TS0-D2/PWM1/PI-EINT11 | | | | | PF2/SDC0-CLK/UART0-TX/PF-EINT2 | | | | | | | | | | | | | | | PC5/NAND-RE/SDC2-CLK/BOOT-SEL3/PC-EINT5 | | |
2.5 功能引脚信号走线长度与阻抗说明下表为核心板内部HDMI、LCD/LVDS、RMII、RGMII、SPI、SMHC、MIPI CSI、USB等功能引脚信号PCB走线长度与阻抗说明。 表 12 走线长度与阻抗说明 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | PD18/LCD-D18/LVDS1-V3P/SIM0-DET/PD-EINT18 | | | | | | PD19/LCD-D19/LVDS1-V3N/PD-EINT19 | | | | | PD16/LCD-D16/LVDS1-CKP/SIM0-DATA/PD-EINT16 | | | | | | PD17/LCD-D17/LVDS1-CKN/SIM0-RST/PD-EINT17 | | | | | PD10/LCD-D10/LVDS1-V0P/TS0-D6/PD-EINT10 | | | | | | PD11/LCD-D11/LVDS1-V0N/TS0-D7/PD-EINT11 | | | | | PD14/LCD-D14/LVDS1-V2P/SIM0-PWREN/PD-EINT14 | | | | | | PD15/LCD-D15/LVDS1-V2N/SIM0-CLK/PD-EINT15 | | | | | PD12/LCD-D12/LVDS1-V1P/SIM0-VPPEN/PD-EINT12 | | | | | | PD13/LCD-D13/LVDS1-V1N/SIM0-VPPPP/PD-EINT13 | | | | | PD2/LCD-D2/LVDS0-V1P/TS0-SYNC/PD-EINT2 | | | | | | PD3/LCD-D3/LVDS0-V1N/TS0-DVLD/PD-EINT3 | | | | | PD6/LCD-D6/LVDS0-CKP/TS0-D2/PD-EINT6 | | | | | | PD7/LCD-D7/LVDS0-CKN/TS0-D3/PD-EINT7 | | | | | PD0/LCD-D0/LVDS0-V0P/TS0-CLK/PD-EINT0 | | | | | | PD1/LCD-D1/LVDS0-V0N/TS0-ERR/PD-EINT1 | | | | | PD4/LCD-D4/LVDS0-V2P/TS0-D0/PD-EINT4 | | | | | | PD5/LCD-D5/LVDS0-V2N/TS0-D1/PD-EINT5 | | | | | PD8/LCD-D8/LVDS0-V3P/TS0-D4/PD-EINT8 | | | | | | PD9/LCD-D9/LVDS0-V3N/TS0-D5/PD-EINT9 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | PA0/RMII-RXD1/TWI0-SCK/PA-EINT0 | | | | | | PA1/RMII-RXD0/TWI0-SDA/PA-EINT1 | | | | | | PA2/RMII-CRS-DV/TWI1-SCK/PA-EINT2 | | | | | | PA3/RMII-RXER/TWI1-SDA/PA-EINT3 | | | | | | PA6/RMII-TXCK/H-I2S0-MCLK/PA-EINT6 | | | | | | PA7/RMII-TXEN/H-I2S0-BCLK/PA-EINT7 | | | | | | PA4/RMII-TXD1/STANDBY-STATE/PA-EINT4 | | | | | | PA5/RMII-TXD0/H-I2S0-DOUT0/PA-EINT5 | | | | | | PH5/UART2-TX/H-I2S3-MCLK/SPI1-CS0/TWI3-SDA/PH-EINT5 | | | | | | PH7/UART2-RTS/H-I2S3-LRCK/SPI1-MOSI/TWI4-SDA/PH-EINT7 | | | | | | PH8/UART2-CTS/H-I2S3-DOUT0/SPI1-MISO/H-I2S3-DIN1/PH-EINT8 | | | | | | PH9/H-I2S3-DIN0/SPI1-CS1/H-I2S3-DOUT1/PH-EINT9 | | | | | | PH6/UART2-RX/H-I2S3-BCLK/SPI1-CLK/TWI4-SCK/PH-EINT6 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | PC2/NAND-CLE/SPI0-MOSI/PC-EINT2 | | | | | | PC4/NAND-CE0/SPI0-MISO/BOOT-SEL2/PC-EINT4 | | | | | | PC0/NAND-WE/SDC2-DS/SPI0-CLK/PC-EINT0 | | | | | | PC7/NAND-RB1/SPI0-CS1/PC-EINT7 | | | | | | PI0/RGMII-RXD3/RMII-NULL/DMIC-CLK/H-I2S0-MCLK/HDMI-SCL/PI-EINT0 | | | | | | PI1/RGMII-RXD2/RMII-NULL/DMIC-DATA0/H-I2S0-BCLK/HDMI-SDA/PI-EINT1 | | | | | | PI2/RGMII-RXD1/RMII-RXD1/DMIC-DATA1/H-I2S0-LRCK/HDMI-CEC/PI-EINT2 | | | | | | PI3/RGMII-RXD0/RMII-RXD0/DMIC-DATA2/H-I2S0-DOUT0/H-I2S0-DIN1/PI-EINT3 | | | | | | PI4/RGMII-RXCK/RMII-NULL/DMIC-DATA3/H-I2S0-DIN0/H-I2S0-DOUT1/PI-EINT4 | | | | | | PI5/RGMII-RXCTL/RMII-CRS-DV/UART2-TX/TS0-CLK/TWI0-SCK/PI-EINT5 | | | | | | PI7/RGMII-TXD3/RMII-NULL/UART2-RTS/TS0-SYNC/TWI1-SCK/PI-EINT7 | | | | | | PI8/RGMII-TXD2/RMII-NULL/UART2-CTS/TS0-DVLD/TWI1-SDA/PI-EINT8 | | | | | | PI9/RGMII-TXD1/RMII-TXD1/UART3-TX/TS0-D0/TWI2-SCK/PI-EINT9 | | | | | | PI10/RGMII-TXD0/RMII-TXD0/UART3-RX/TS0-D1/TWI2-SDA/PI-EINT10 | | | | | | PI11/RGMII-TXCK/RMII-TXCK/UART3-RTS/TS0-D2/PWM1/PI-EINT11 | | | | | | PI12/RGMII-TXCTL/RMII-TXEN/UART3-CTS/TS0-D3/PWM2/PI-EINT12 | | | | | | PF1/SDC0-D0/JTAG-DI/PF-EINT1 | | | | | | PF0/SDC0-D1/JTAG-MS/PF-EINT0 | | | | | | PF5/SDC0-D2/JTAG-CK/PF-EINT5 | | | | | | PF4/SDC0-D3/UART0-RX/PF-EINT4 | | | | | | PF2/SDC0-CLK/UART0-TX/PF-EINT2 | | | | | | PF3/SDC0-CMD/JTAG-DO/PF-EINT3 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|