打印
[开发工具]

单片机中为什么需要增加上拉电阻,与抗干扰提升有着什么联系

[复制链接]
804|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Wordsworth|  楼主 | 2023-8-10 12:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
一、单片机的抗干扰
在电子电路设计中,干扰的存在让设计者们苦不堪言,干扰会导致电路发生异常,甚至会导致最终的产品无法正常使用。如何巧妙地减少甚至避免干扰始终是设计者们关心的重点,其中单片机的抗干扰设计就是较为重要的一环,本文将为大家介绍与上拉电阻有关的单片机抗干扰。
二、单片机的输入阻抗
想要实现单片机刚干扰,首先要综合考虑各I/O口的输入阻抗,采集速率等因素设计I/O口的外围电路。一般决定一个I/O口的输入阻抗有3种情况。
1、第一种情况:I/O口有上拉电阻,上拉电阻值就是I/O口的输入阻抗。人们大多用4K-20K电阻做上拉。
由于干扰信号也遵循欧姆定律,所以在越存在干扰的场合,选择上拉电阻就要越小,因为干扰信号在电阻上产生的电压就越小。
由于上拉电阻越小就越耗电,所以在设计上,上拉电阻一般都是10-20K,而在强干扰场合上拉电阻甚至可以低到1K。(如果在强干扰场合要抛弃B口上拉功能,一定要用外部上拉。)
2、第二种:I/O口与其它数字电路输出脚相连,此时I/O口输入阻抗就是数字电路输出口的阻抗,一般是几十到几百欧。
可以看出用数字电路做中介可以把阻抗减低到最理想,在许多工业控制板上可以看见大量的数字电路就是为了保证性能和保护MCU。
3、第三种:I/O口并联了小电容。
由于电容是通交流阻直流的,并且干扰信号是瞬间产生,瞬间熄灭的,所以电容可以把干扰信号滤除。但代价是造成I/O口收集信号的速率下降,比如在串口上并电容是绝不可取的,因为电容会把数字信号当干扰信号滤掉。
对于一些特殊器件,如检测开关、霍尔元件等,是能够进行并电容设计的,这主要是因为其开关量的变化较为迟缓,并不能形成很高的速率,所以即便电路中并联电容,对信号的采集也是不会有任何影响的。

使用特权

评论回复
沙发
tpgf| | 2023-9-7 11:56 | 只看该作者
上拉电阻我觉得主要就是为了提高带载能力的

使用特权

评论回复
板凳
八层楼| | 2023-9-7 13:18 | 只看该作者
上拉是对器件输入电流,下拉是输出电流;强弱只是上拉电阻的阻值不同

使用特权

评论回复
地板
guanjiaer| | 2023-9-7 13:53 | 只看该作者
在上拉电阻所连接的导线上,如果外部组件未启用,上拉电阻则"微弱地"将输入电压信号"拉高"

使用特权

评论回复
5
heimaojingzhang| | 2023-9-7 21:41 | 只看该作者
对输入端来说,外部"看上去"就是高阻抗的。这时,通过上拉电阻可以将输入端口处的电压拉高到高电平

使用特权

评论回复
6
观海| | 2023-9-7 22:09 | 只看该作者
上拉电阻的功能主要是为集电极开路输出型电路输出电流通道

使用特权

评论回复
7
晓伍| | 2023-9-7 22:39 | 只看该作者
上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

30

主题

3662

帖子

1

粉丝