Xilinx RapidIO IP核不能生成bit文件求大神指教

登录 · 发表于 2012-5-3 22:18

这几天在弄rapidIO，在ISE 12.1下例化了一个rapidIO IP核，同时产生了一个关于rapidIO相关设计用例，
看了下rapidIO IP核的相关PDF，我把这个设计用例综合了下，可以通过综合，自带的Modelsim仿真也可以通过，但是自带的chipscope不能用，因为不能生成bit文件。
我已经在官网上申请了两个相关物理层和逻辑层的IP核了。说是可以在硬件上调试的。求指教。。急。。。%>_<%

发表于 2012-5-4 09:59

可能还是这两个核的问题

发表于 2012-5-4 15:17

2# zhongxon
我已经解决了。谢谢哈

发表于 2012-7-14 10:32

您好，请问rapidio搞定了吗？最近我也刚开始看这个，以后有问题能向你多请教下吗？哈哈 3# moyichen123

发表于 2012-7-15 17:34

您好，请问rapidio搞定了吗？最近我也刚开始看这个，以后有问题能向你多请教下吗？哈哈 3# moyichen123
受不了你发表于 2012-7-14 10:32

他是没有license．

发表于 2012-7-19 22:07

奥，原来如此，哈哈 5# GoldSunMonkey

发表于 2012-7-20 07:57

发表于 2012-10-10 11:36

我最近也在做rapidio的通信，生成ip后example_design下面的例子可以直接使用吗？请多多指教！

发表于 2012-10-10 12:10

我最近也在做rapidio的通信，生成ip后example_design下面的例子可以直接使用吗？请多多指教！
yangjia880313 发表于 2012-10-10 11:36

可以

发表于 2013-12-10 19:48

你好，我正在做rapidio，有问题想请教可以吗？

[VHDL] Xilinx RapidIO IP核不能生成bit文件求大神指教

本帖子中包含更多资源

相关帖子

RE: Xilinx RapidIO IP核不能生成bit文件求大神指教

浏览过的版块

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

技术新星奖章