打印
[VHDL]

Xilinx RapidIO IP核不能生成bit文件求大神指教

[复制链接]
4308|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
这几天在弄rapidIO,在ISE 12.1下例化了一个rapidIO IP核,同时产生了一个关于rapidIO相关设计用例,
看了下rapidIO IP核的相关PDF,我把这个设计用例综合了下,可以通过综合,自带的Modelsim仿真也可以通过,但是自带的chipscope不能用,因为不能生成bit文件。
我已经在官网上申请了两个相关物理层和逻辑层的IP核了。说是可以在硬件上调试的。求指教。。急。。。%>_<%

相关帖子

沙发
zhongxon| | 2012-5-4 09:59 | 只看该作者
可能还是这两个核的问题

使用特权

评论回复
板凳
moyichen123|  楼主 | 2012-5-4 15:17 | 只看该作者

RE: Xilinx RapidIO IP核不能生成bit文件求大神指教

2# zhongxon
我已经解决了。谢谢哈

使用特权

评论回复
地板
受不了你| | 2012-7-14 10:32 | 只看该作者
您好,请问rapidio搞定了吗?最近我也刚开始看这个,以后有问题能向你多请教下吗?哈哈 3# moyichen123

使用特权

评论回复
5
GoldSunMonkey| | 2012-7-15 17:34 | 只看该作者
您好,请问rapidio搞定了吗?最近我也刚开始看这个,以后有问题能向你多请教下吗?哈哈 3# moyichen123
受不了你 发表于 2012-7-14 10:32
他是没有license.

使用特权

评论回复
6
wqj_iecas| | 2012-7-19 22:07 | 只看该作者
奥,原来如此,哈哈 5# GoldSunMonkey

使用特权

评论回复
7
GoldSunMonkey| | 2012-7-20 07:57 | 只看该作者
:)

使用特权

评论回复
8
yangjia880313| | 2012-10-10 11:36 | 只看该作者
我最近也在做rapidio的通信,生成ip后example_design下面的例子可以直接使用吗?请多多指教!

使用特权

评论回复
9
GoldSunMonkey| | 2012-10-10 12:10 | 只看该作者
我最近也在做rapidio的通信,生成ip后example_design下面的例子可以直接使用吗?请多多指教!
yangjia880313 发表于 2012-10-10 11:36

可以

使用特权

评论回复
10
yaya1113| | 2013-12-10 19:48 | 只看该作者
你好,我正在做rapidio,有问题想请教可以吗?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

2

帖子

0

粉丝