打印
[画板]

高速差分线不能成对打过孔怎么办?

[复制链接]
1268|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
entepino|  楼主 | 2023-8-20 21:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
地瓜patch| | 2023-8-20 22:58 | 只看该作者
长度相差不大的话,影响不大

使用特权

评论回复
板凳
zzele| | 2023-8-21 06:40 | 只看该作者
采用蛇形线增加阻抗啊,就是计算很麻烦,可以用LT的仿真软件试试

使用特权

评论回复
地板
xch| | 2023-8-21 09:33 | 只看该作者
走啥频率的信号?可以按照通孔尺寸假装打一对焊盘。两焊盘之间增加过孔长度尺寸的弯弯绕。

使用特权

评论回复
5
sleepybear| | 2023-8-21 15:37 | 只看该作者
你这种情况是怎么出现的?是管脚定义导致两边扇出正好正负交叉了吗?一般都是在芯片管脚附近就近打孔,内层走线,两线的过孔数应该是相同的啊。
如果频率不高,在表层走线,为了交换±,可以考虑故意打两对过孔,用过孔换层的时候交叉一下,再调调等长。如果频率很高,一般也都是在内层走线了,不存在你说的问题。

使用特权

评论回复
6
pleee| | 2023-8-22 16:20 | 只看该作者
只能说毫无影响,只要注意单根线过孔熟练不要太多

使用特权

评论回复
7
entepino|  楼主 | 2023-8-23 17:07 | 只看该作者
sleepybear 发表于 2023-8-21 15:37
你这种情况是怎么出现的?是管脚定义导致两边扇出正好正负交叉了吗?一般都是在芯片管脚附近就近打孔,内层 ...

好的,多谢

使用特权

评论回复
8
forgot| | 2023-8-24 09:17 | 只看该作者
过孔主要寄生电容对电路的影响主要是延长信号的上升时间并降低电路的运行速度

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

211

主题

649

帖子

2

粉丝