MSPM0Lxx 器件上有四条主要数据总线：
• AHB 总线矩阵，用于将 CPU 连接到器件存储器系统（ROM、SRAM 和闪存）和外设总线
• PD1（电源域 1）仅 CPU 外设总线，通过 MCLK 计时
• PD1（电源域 1）外设总线，通过 MCLK 计时
• PD0（电源域 0）外设总线，通过 ULPCLK 计时
CPU 和 DMA 控制器是器件中唯一的两个总线控制器。共享外设的 CPU 和 DMA 之间的仲裁发生在仅 CPU 的 PD1 外设总线和 CPU/DMA PD1 外设总线之间。DMA 无法访问仅 CPU PD1 外设总线或 CPU 总线矩阵（总线图中的绿色元件）上的外设。因此，在 DMA 处理 PD1 或 PD0 总线上的事务的同时，CPU 可以访问仅限 CPU 的 PD1 外设总线上的外设。
同样，只要 DMA 不访问 CPU 试图访问的同一存储器，CPU 就可以在 DMA 正在处理事务的同时通过 AHB 总线矩阵访问 SRAM 或闪存。存储器系统（SRAM 或闪存）的 CPU 和 DMA 之间的仲裁发生在存储器接口本身。CPU 和 DMA 之间的所有仲裁都是循环完成的。
|
楼主
标题置顶
标题高亮
