发新帖我要提问
返回列表
打印

xilinx fpga多余IO的处理

[复制链接]
4117|12
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
clandey|  楼主 | 2012-5-4 14:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, XILINX, IO, 硬件, 编程
请教大侠，xilinx 的fpga 有多余的IO，在硬件编程上一般怎么处置呢？
比如，有部分的IO，连接到别的功能模块，目前不想用，那一部分的IO，是完全不理会，不定义，还是怎么做呢

使用特权

评论回复 赏

相关下载

相关帖子
沙发
clandey|  楼主 | 2012-5-4 18:06 | 只看该作者
大侠都没空指点指点么，自己顶起

使用特权

评论回复 赏
板凳
drentsi| | 2012-5-4 21:44 | 只看该作者
只要IOBANK的电源兼容，就可以不管他，编译工具按默认的弱上拉或者弱下拉处理，拉的电阻约几百K欧

使用特权

评论回复 赏
地板
liwsx| | 2012-5-5 11:43 | 只看该作者
路过，
学习了

使用特权

评论回复 赏
5楼
yiwang_111| | 2012-5-5 12:40 | 只看该作者
在生成bit文件时 选择不用的管脚为高阻态 我觉得这样比较保险

使用特权

评论回复 赏
6楼
jiang390625| | 2012-5-7 13:24 | 只看该作者
嗯嗯，不错。

使用特权

评论回复 赏
7楼
jakfens| | 2012-5-8 09:03 | 只看该作者
学习了

使用特权

评论回复 赏
8楼
clandey|  楼主 | 2012-5-9 09:10 | 只看该作者
奇怪的是不设置的话，某些IO管脚，会有输出，比如一个GCLK的管脚会有类似clk的信号输出，
同时旁边的一些普通IO也有类似的输出，当把这一个GCLK管脚设为输出后，并且输出100Mhz的clk后，
所有的这不正常的输出都消失了。真是莫名其妙啊

使用特权

评论回复 赏
9楼
clandey|  楼主 | 2012-5-9 09:20 | 只看该作者
只要IOBANK的电源兼容，就可以不管他，编译工具按默认的弱上拉或者弱下拉处理，拉的电阻约几百K欧
drentsi 发表于 2012-5-4 21:44


======
只要IOBANK的电源兼容？
我遇到的就是它们在不同BANK的，使用的就是DDR2的bank，1.8V的
而不用的是3.3V的bank的，这样3.3V的这bank就出现奇怪的问题了

使用特权

评论回复 赏
10楼
GoldSunMonkey| | 2012-5-9 10:44 | 只看该作者
这个我专门有**，请参阅。

使用特权

评论回复 赏
11楼
GoldSunMonkey| | 2012-5-9 11:27 | 只看该作者
https://bbs.21ic.com/icview-275872-1-1.html

使用特权

评论回复 赏
12楼
clandey|  楼主 | 2012-5-10 10:00 | 只看该作者
真是感谢啊
不过我还有个疑问，不那么做为什么会出现这样的问题啊

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

clandey

7

主题

34

帖子

0

粉丝