打印

MSPM0L1306 5V 容限 IO迟滞和逻辑电平详细

[复制链接]
361|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
5V 容限开漏数字 IO 提供迟滞和逻辑电平控制,以支持在输入模式下使用标准 CMOS 逻辑(迟滞已启用,CMOS 逻辑电平)和 TTL 逻辑(迟滞已禁用,TTL 逻辑电平)运行。
5V 容限开漏数字 IO 的默认模式是 TLL 模式(PINCMx 寄存器中的 HYSTEN 位清零)。要在启用迟滞的 CMOS 模式下使用 5V 容限开漏数字 IO,请设置与目标 IO 对应的 PINCMx 寄存器中的 HYSTEN 位。
TTL 模式(左)和 CMOS 模式(右)之间的输入逻辑电平差异如图 7-2 所示。



使用特权

评论回复

相关帖子

沙发
zhanglli| | 2023-8-31 21:14 | 只看该作者
直接就是7-2

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:qq群: 嵌入式系统arm初学者 224636155←← +→→点击-->小 i 精品课全集,21ic公开课~~←←→→点击-->小 i 精品课全集,给你全方位的技能策划~~←←

2782

主题

19267

帖子

104

粉丝