MSPM0L1306 5V 容限 IO迟滞和逻辑电平详细

1万 · 2023-8-31 16:42

5V 容限开漏数字 IO 提供迟滞和逻辑电平控制，以支持在输入模式下使用标准 CMOS 逻辑（迟滞已启用，CMOS 逻辑电平）和 TTL 逻辑（迟滞已禁用，TTL 逻辑电平）运行。
5V 容限开漏数字 IO 的默认模式是 TLL 模式（PINCMx 寄存器中的 HYSTEN 位清零）。要在启用迟滞的 CMOS 模式下使用 5V 容限开漏数字 IO，请设置与目标 IO 对应的 PINCMx 寄存器中的 HYSTEN 位。
TTL 模式（左）和 CMOS 模式（右）之间的输入逻辑电平差异如图 7-2 所示。

2万 · 2023-8-31 21:14

直接就是7-2

MSPM0L1306 5V 容限 IO迟滞和逻辑电平详细

核心会员奖章

坚毅之洋流

十世金身

技术导师奖章