[FPGA] 问一个基本问题

[复制链接]
4585|3
 楼主| entepino 发表于 2023-9-23 18:05 | 显示全部楼层 |阅读模式
为啥ila波形的clk出现图中的0和1,不应该是高电平或低电平吗?为啥是数字?多谢

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
 楼主| entepino 发表于 2023-9-23 18:06 | 显示全部楼层
不知道我说清楚没有,就是通道1,应该是1或0波形,为啥是这样?我找了半天设置,也没找到为啥这样。多谢
 楼主| entepino 发表于 2023-9-23 18:26 | 显示全部楼层
不应该是H,或L吗?怎么是数字?
zlf1208 发表于 2023-9-25 08:31 | 显示全部楼层
跟你设定的显示方式有关,在此信号的value处右键,可以选择显示的格式
您需要登录后才可以回帖 登录 | 注册

本版积分规则

214

主题

653

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部