RISC-V 是一项令人兴奋且快速发展的技术。RISC-V 是软件；它是一种基于已建立的精简指令集计算机 (RISC) 原理的开放标准指令集架构 (ISA)。本文常见问题解答考虑了 RISC-V 在超低功耗应用中的使用。
纸浆平台
并行超低功耗 (PULP) 平台最初是苏黎世联邦理工学院集成系统实验室 (IIS) 和博洛尼亚大学节能嵌入式系统 (EEES) 小组的共同努力，旨在探索用于超低功耗的新型高效架构。低功耗处理。
![]()
PULP 平台系列包括单核、多核和多集群解决方案（图片：PULP Platform）
PULP正在开发一个开放、可扩展的硬件和软件研发平台，以打破几毫瓦功率范围内的能效障碍，并满足 物联网 应用需要灵活处理多个传感器生成的数据流的计算需求，例如加速度计、低分辨率摄像头、麦克风阵列和生命体征监视器。纸浆特点：
- RISC-V 内核的高效实现。这些包括：32位4级内核CV32E40P（以前的RI5CY）64 位 6 级 CVA6（以前称为 Ariane）32 位 2 级 Ibex（以前称为零风险）
- 完整的系统基于：单核微控制器（PULPissimo、PULPino）多核物联网处理器 (OpenPULP)多集群异构加速器（Hero）
- 开源 SolderPad 许可证永久、全球性、非排他性、免费、免版税、不可撤销的许可
- 丰富的外设I2C、SPI、HyperRAM、GPIO
PULP 包括最先进的微控制器系统和多核平台，能够实现领先的能效和广泛可调的性能。与单核微控制器单元相比，并行超低功耗可编程架构可以满足物联网应用的计算要求，而不会超过小型电池供电系统典型的几毫瓦的功率包络。
PULP 是一个开源平台。到目前为止，PULP 已经发布了基于开源 RISC-V 指令集架构、外设和完整系统的高效 32 位和 64 位实现，从简单的微控制器到最先进的 OPENPULP 版本，低功耗多核物联网处理器的新标杆。此外，PULP 旨在支持多种应用程序编程接口，例如 OpenMP、OpenCL 和 OpenVX，从而允许灵活的应用程序移植、开发、性能调整和调试。
PULP平台处理器
多家公司提供基于开源 PULP 平台的处理器。GreenWaves Technologies 提供超低功耗和高性能的 GAP8 AP，可在电池供电的物联网设备中实现人工智能。GreenWaves 是基于 RISC-V 的 PULP 开源平台的主要贡献者，该平台为其 GAP8 处理器奠定了基础。GAP8 是一款物联网应用处理器，可大规模部署低成本、电池供电的智能设备，这些设备可捕获、分析、分类并根据图像、声音、雷达特征和振动等丰富数据源的融合采取行动。
![]()
Greenwave Technologies 的 GAP8 功能框图。（图片来源：Greenwave 技术）
GAP8 经过优化，可以执行多种图像和音频算法，包括具有极高能效的卷积神经网络推理和信号处理。GAP8 允许工业和消费产品制造商将信号处理、人工智能和高级分类集成到用于物联网应用的新型电池供电无线边缘设备中，包括图像识别、人员和物体计数、机器健康监测、家庭安全、语音识别、音频增强、消费机器人和智能玩具。
Antmicro 的开源多节点仿真框架 Renode 的最新版本增加了对更多 RISC-V 平台和 CPU 的支持，包括带有 RI5CY 的 VEGAboard，RI5CY 是最初为 PULP 平台创建的 32 位 RISC-V 内核。Renode 的板支持包括 UART 和定时器模型以及带有 LiteX 和 VexRiscv 的 Digilent Arty FPGA 评估套件，这是开始使用 LiteX 构建环境的目标。
Renode 中的 LiteX 支持进一步升级为 SPI、控制和状态、SPI 闪存和 GPIO 端口外设模型。LiteX 是 Antmicro 针对供应商中立、支持 Linux 和 Zephyr 的软 SoC 平台的选择，可以支持许多内部和外部用例。1.8 版还增加了对 Minerva（一种 32 位 RISC-V 软 CPU）的支持，现在也可作为 LiteX SoC 的选择。
非 PULP 低功耗 RISC-V 处理器
毫不奇怪，考虑到 RISC-V 的模块化和可扩展性，有许多独立的努力来开发低功耗 RISC-V 处理器和 RISC-V ISA 的扩展。后者的一个例子是 Codasip 使用该公司的 Codasip Studio 开发用于超低功耗物联网无线信号处理的 RISC-V ISA 扩展的演示。由此产生的 ISA 扩展在 Codasip Bk3 上实现，它具有单个 3 级流水线架构，在低功耗和性能之间提供了良好的平衡，最高可达 3.1 CoreMark/MHz。
Codasip 项目的目标是开发一个简单的 ISA 扩展来支持多种无线协议，同时不增加 Bk3 处理器的功耗。该项目产生了包含 13 条指令的 ISA。它实现了零增量能源成本，具有高效的自动增益控制，并在蓝牙、Sigfox 和 LoRa 无线设备上进行了演示。
华米最近推出了一款用于可穿戴设备的新型人工智能芯片。华米黄山-2（MHS002）基于RISC-V架构，预计于2020年第四季度进入量产。首款搭载该芯片的可穿戴设备将于2021年上市。
华米表示，新芯片比前代芯片速度更快、更节能，整体功耗降低 50%。能源改进是在始终开启的传感器模式和 C2 协处理器的帮助下实现的。黄山二号比黄山一号上市大约一年半，黄山一号拥有心脏生物识别引擎、心电图、ECG Pro 和监测心律异常的引擎。
泰凌半导体和晶心科技最近为泰凌最新产品线TLSR9系列推出了新的片上连接系统(SoC)。TLSR9 系列由 32 位 AndesCore D25F 提供支持，专为下一代耳戴式设备、可穿戴设备和高性能物联网应用而设计。由于两家公司与 IAR Systems 的合作，物联网设计人员还可以使用 IAR 的嵌入式工作台 (EW)，这是一个支持灵活产品开发的强大开发工具链。
Telink TLSR9 系列是 Telink 完整连接解决方案系列的最新成员，旨在最大限度地提高设备性能并缩短上市时间。TLSR9系列采用AndeStar™ V5指令集架构（ISA）设计，符合最新的RISC-V技术。
TLSR9 SoC采用D25F RISC-V处理器，是全球首款采用RISC-V DSP/SIMD P扩展的SoC，专为各种主流音频、可穿戴设备和物联网开发需求而设计。D25F 具有高效的五级流水线，可提供 2.59 DMIPS/MHz 和 3.54 CoreMark/MHz 性能。通过支持 RISC-V P 扩展（RVP），D25F 显着提高了小量数据计算的效率，并使边缘设备上的紧凑型 AI/ML 应用成为可能。
![]()
MAX78000 将卷积神经网络和 RISC-V 内核与 Arm Cortex 处理器相结合。（图片来源：Maxim Integrated Products）
Maxim Integrated Products 的 MAX78000 低功耗神经网络加速微控制器将卷积神经网络 (CNN) 和 RISC-V 内核与 Arm Cortex 处理器相结合。这种功能组合将人工智能推向边缘，而不会影响电池供电的物联网设备的性能。以不到软件解决方案 1/100 的能耗执行 AI 推理，可显着提高电池供电的 AI 应用程序的运行时间，同时支持复杂的新 AI 用例。
MAX78000 的核心是专用硬件，旨在最大限度地减少 CNN 的能耗和延迟。该硬件的运行只需最少的微控制器内核干预，从而简化了操作。为了有效地将外部世界的数据输入 CNN 引擎，客户可以使用两个集成微控制器内核之一：超低功耗 Arm Cortex-M4 内核或更低功耗的 RISC-V 内核。
RISC-V 正在不断发展，并提供稳定性、可扩展性和安全性。本系列常见问题解答讨论了 RISC-V 如何因设计和验证工具的最新发展而变得更具商业吸引力。针对物联网和可穿戴设备、嵌入式系统、人工智能、机器学习、虚拟现实、增强现实以及军事和航空航天系统等特定应用进行优化的基于 RISC-V 的设备选择也在不断增加。RISC-V 是一项大多数设计人员都应该遵循并日益熟悉的新兴技术。
楼主
标题置顶
标题高亮
