本应用笔记提供如何在STM32MP1系列应用程序PCB上实现DDR3、DDR3L、LPDDR2、LPDDR3内存接口的指南。它提供了接口原理图、布局实现规则和最佳实践。 设计界面约束： STM32MP1系列是基于Arm®(a) Cortex®处理器的STM32 32位器件。 STM32MP1系列内存接口可以满足不同类型的内存需要：①数据速率为1066 Mbps的DDR3和DDR3L，电压为1.5 V的DDR3和1.35 V的DDR3L。更多关于DDR3 SDRAM的信息可以在JEDEC DDR3 SDRAM标准JESD79-3F上找到；②LPDDR2和LPDDR3的数据速率为1066 Mbps，电压为1.2 V。更多关于LPDDR2和LPDDR3的信息可以在JEDEC LPDDR2标准JESD209-2F和JEDEC LPDDR3标准JESD209-3C上找到。 低电压和高数据速率有助于在读眼图开启方面获得更窄的偏差，也可能会使得系统更加不稳定。 因此，在使用内存接口时，需要考虑许多约束和设计敏度。例如： (1) 大多数信号是单端信号，只有时钟信号是差分信号； (2) 信号可以点对点连接，也可以采用fly-by拓扑； (3) 由于板尺寸不断减小，在设计DDR接口时存在一些挑战，这可能会对接口造成性能限制。 此外，由于STM32MP1系列和内存器件接口上的DDR连接都是固定的，因此在物理布局方面的灵活性可能非常有限。 (1) 需要维持最小数量的信号路由，不能进一步减少; (2) 需要管理阻抗约束。 为了确保正确的信号和电源完整性，必须遵守走线隔离、长度均衡、配电、去耦和阻抗匹配等基本设计规则。 本文档列出了必须应用的规则，以便在4层PCB中实现最先进的内存接口。
| 
楼主
标题置顶
标题高亮
