收藏0 举报
储小勇_526 发表于 2023-12-1 08:29 用汇编编出来软件SPI效率可能会高点
icecut 发表于 2023-12-1 08:43 汇编再优化也比不上verilog设计的硬件优化好
储小勇_526 发表于 2023-12-1 08:47 CPLD或者FPGA那也是硬件,做出来的时序可以和手册一模一样,没可比性
本版积分规则 发表回复 回帖并转播 回帖后跳转到最后一页
等级类勋章
发帖类勋章
人才类勋章
时间类勋章
496
3424
4
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注电源系统设计
扫码关注21ic项目外包
扫码浏览21ic手机版
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才
京公网安备 11010802024343号