378
2018
5947
高级工程师
使用特权
417
2155
6384
658
2751
8127
技术达人
1
7815
2万
技术总监
40
818
2687
初级工程师
1120
1万
5万
版主
储小勇_526 发表于 2023-12-1 08:29 用汇编编出来软件SPI效率可能会高点
icecut 发表于 2023-12-1 08:43 汇编再优化也比不上verilog设计的硬件优化好
储小勇_526 发表于 2023-12-1 08:47 CPLD或者FPGA那也是硬件,做出来的时序可以和手册一模一样,没可比性
281
1660
5078
16
387
1192
助理工程师
401
8829
24
1273
3750
中级工程师
29
3127
9355
55
1327
3927
59
1336
3894
39
1611
4782
25
1421
4200
14
1247
3714
279
8576
21
1268
3777
发表回复 本版积分规则 回帖后跳转到最后一页
等级类勋章
发帖类勋章
人才类勋章
时间类勋章
3
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号